注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 一种CMOS 高速采样/保持放大器

  2. CMO/S; 采样/保持电路; 运算放大器; 模拟/数字转换器; 自举开关；

  3. 所属分类：专业指导

    • 发布日期：2009-05-14
    • 文件大小：200704
    • 提供者：duncan01

  1. 新结构高速高精度采样保持器S/H的研究和探讨

  2. 本文的理论分析表明，带S/H的采样系统的输入信号最高频率fmax 不仅受限于奈奎斯特采样定理，还受限于S/H的孔径时间tAP或孔径抖动时间tAJ .为了减小S/H的捕捉时间tAC和跌落变化率（droop rate），一种新结构S/H电路被提出，性能高达tAC=40ns、tAP=10ns.

  3. 所属分类：专业指导

    • 发布日期：2009-06-16
    • 文件大小：145408
    • 提供者：gegeguochengzhi

  1. 采样保持器 原理、设计、LF398

  2. 采样保持器的原理，采样保持器的特性与设计、LF398的介绍和应用

  3. 所属分类：电信

    • 发布日期：2011-05-06
    • 文件大小：1048576
    • 提供者：huangmouya

  1. 谱仪专用采样保持器

  2. 多道谱仪专用采样保持器，适用于各种峰值检测电路。

  3. 所属分类：硬件开发

    • 发布日期：2012-03-24
    • 文件大小：135168
    • 提供者：chinabjxp

  1. 基于峰值保持器PKD01

  2. 基于峰值保持器PKD01的采样保持电路

  3. 所属分类：C

    • 发布日期：2014-05-12
    • 文件大小：264192
    • 提供者：wangjian87610

  1. 基于峰值保持器PKD01的采样保持电路

  2. 基于峰值保持器PKD01的采样保持电路,

  3. 所属分类：硬件开发

    • 发布日期：2014-10-13
    • 文件大小：226304
    • 提供者：lt984681221

  1. 一种用于高速ADC的采样保持电路的设计

  2. 设计了一个用于流水线模数转换器(pipelined ADC)前端的采样保持电路。该电路采用电容翻转型结构,并设计了一个增益达到100 dB,单位增益带宽为1 GHz的全差分增益自举跨导运算放大器(OTA)。利用TSMC 0.25μm CMOS工艺,在2.5 V的电源电压下,它可以在4 ns内稳定在最终值的0.05%内。通过仿真优化,该采样保持电路可用于10位,100 MS/s的流水线ADC中。

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：95232
    • 提供者：weixin_38715879

  1. 两列采样保持电路图设计分享

  2. 采样保持电路原理 采样保持电路能够跟踪或者保持输入模拟信号的电平值。在理想状况下，当处于采样状态时，采样保持电路的输出信号跟随输入信号变化而变化；当处于保持状态时，采样保持电路的输出信号保持为接到保持命令的瞬间的输入信号电平值。当电路处于采样状态时开关导通，这时电容充电，如果电容值很小，电容可以在很短的时间内完成充放电，这时，输出端输出信号跟随输入信号的变化而变化；当电路处于保持状态时开关断开，这是由于开关断开，以及集成运放的输入端呈高阻状态，电容放电缓慢，由于电容一端接由集成运放构成的信号跟

  3. 所属分类：其它

    • 发布日期：2020-08-17
    • 文件大小：94208
    • 提供者：weixin_38598703

  1. 一个用于流水线模数转换器的高精度、低功耗采样保持电路

  2. 介绍了一个用于高精度模数转换器，采用0.25μmCMOS工艺的高性能采样保持电路。该采样保持电路的采样频率为20MHz，允许最大采样信号频率为10MHz，在电源电压为2.5V的情况下，采样信号全差分幅度为2V。通过采用全差分flip-around结构，而非传统的电荷传输构架，因而在同等精度下，大大降低了功耗。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：232448
    • 提供者：weixin_38723753

  1. 模拟技术中的一种改进型开环高速高精度采样保持电路的设计

  2. 摘 要：设计了一种改进型开环结构采样保持电路。与传统M川er电容开环结构相比，本设计采用了新型Bootstrapped开关，不但实现了沟道导通电阻线性化，而且消除了与输入信号相关的时钟馈通；采用全差分结构消除了共模信号引入的误差以及偶阶谐波，提高了电路的信噪比；采用高速高精度缓冲器增大电路的驱动能力，实现了高速高精度采样。设计采用O．35 m n—welI cMOS工艺，经仿真验证，在驱动2．5pF负载电容下采样率达到10OMsPS，电路有效位数l2bits，功耗为21．5mW 。 　　1前言

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：78848
    • 提供者：weixin_38518006

  1. 模拟技术中的适用于12 bit流水线ADC采样保持电路的设计

  2. 0  引言 　　随着CMOS技术的迅猛发展，CMOS图像传感器以其高集成度、低功耗、低成本等优点，已广泛用于超微型数码相机、手机等图像采集的领域。而流水线模数转换器以其高速、低功耗、中高精度而被广泛应用于图像传感器的芯片级和列级A／D转换器中。当前，流水线A／D转换器比较成熟的国际水平已达到14 bit 10 MHz。国内已流片成功的大多数是10 bit流水线A／D转换器，因此10 bit以上的高精度流水线A／D转换器还需要进一步研究。在A／D转换器中，采样保持电路作为其前端最关键的模块，它的

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：232448
    • 提供者：weixin_38698943

  1. 模拟技术中的基于12 bit流水线ADC采样保持电路的设计

  2. 0  引言 　　随着CMOS技术的迅猛发展，CMOS图像传感器以其高集成度、低功耗、低成本等优点，已广泛用于超微型数码相机、手机等图像采集的领域。而流水线模数转换器以其高速、低功耗、中高精度而被广泛应用于图像传感器的芯片级和列级A／D转换器中。当前，流水线A／D转换器比较成熟的国际水平已达到14 bit 10 MHz。国内已流片成功的大多数是10 bit流水线A／D转换器，因此10 bit以上的高精度流水线A／D转换器还需要进一步研究。在A／D转换器中，采样保持电路作为其前端最关键的模块，它的

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：229376
    • 提供者：weixin_38701640

  1. 电源技术中的高性能CMOS采样保持电路的设计

  2. 0 引言 　　采样／保持电路是模数转换器的重要组成部分，它的性能决定着整个A／D转换器的性能。随着科学技术的发展，系统对A／D转换器的速度和精度要求越来越高，因此，设计一个高性能的采样／保持电路就显得尤为重要。 　　一般的采样保持电路都是采用开关电容电路来实现的。由于MOS开关固有的电荷注入与时钟馈通效应，采样／保持电路一般难以得到理想的情况。尽管已经提出了许多技术和电路结构［1］但是电荷注人和时钟馈通效应所导致的非线性对电路性能的影响还是很大。 　　采样／保持电路的另外一个设计难点在于运

  3. 所属分类：其它

    • 发布日期：2020-11-26
    • 文件大小：194560
    • 提供者：weixin_38619207

  1. 模拟技术中的流水线模数转换器的高精度低功耗采样保持电路

  2. 引言 采样保持电路(S/H)是数据采集系统尤其是模数转换器(A/D)的一个重要组成部分。近几十年来无线通讯的迅速发展，使得数据的传输速率越来越快。复杂度不断提高的调制系统和电路使得模数转换器(ADC)的采样频率达到射频的数量级，与此同时，模数转换器的精度也超过12位以上。在这种高速度和高精度的要求下，采样保持电路的作用就越发显得重要，因为它可以消除模数转换器前端采样级的大部分动态错误。传统的开环采样保持电路只能达到8～10位的精度，主要由于开关的非理想特性，诸如电荷注入、时钟馈通、开关的非线

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：208896
    • 提供者：weixin_38592848

  1. EDA/PLD中的一个用于流水线模数转换器的高精度、低功耗采样保持电路

  2. 摘要：介绍了一个用于高精度模数转换器，采用0.25μmCMOS工艺的高性能采样保持电路。该采样保持电路的采样频率为20MHz，允许最大采样信号频率为10MHz，在电源电压为2.5V的情况下，采样信号全差分幅度为2V。通过采用全差分flip-around结构，而非传统的电荷传输构架，因而在同等精度下，大大降低了功耗。为了提高信噪比，采用自举开关。Hspice仿真结构显示：在输入信号为5MHz的情况下，无杂散动态范围(SFDR)为92.4dB.该电路将被用于一个14位20MHz流水线模数转换器。

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：259072
    • 提供者：weixin_38694529

  1. 模拟技术中的流水线模数转换器的高精度、低功耗采样保持电路

  2. 引言 采样保持电路(S/H)是数据采集系统尤其是模数转换器(A/D)的一个重要组成部分。近几十年来无线通讯的迅速发展，使得数据的传输速率越来越快。复杂度不断提高的调制系统和电路使得模数转换器(ADC)的采样频率达到射频的数量级，与此同时，模数转换器的精度也超过12位以上。在这种高速度和高精度的要求下，采样保持电路的作用就越发显得重要，因为它可以消除模数转换器前端采样级的大部分动态错误。传统的开环采样保持电路只能达到8～10位的精度，主要由于开关的非理想特性，诸如电荷注入、时钟馈通、开关的非线

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：207872
    • 提供者：weixin_38639747

  1. 一个32.5-GS / s两通道时间交错CMOS采样器，带有基于开关源跟随器的采样保持放大器

  2. 一个32.5-GS / s两通道时间交错CMOS采样器，带有基于开关源跟随器的采样保持放大器

  3. 所属分类：其它

    • 发布日期：2021-03-17
    • 文件大小：1048576
    • 提供者：weixin_38710557

  1. 高性能CMOS采样保持电路的设计

  2. 0引言采样／保持电路是模数转换器的重要组成部分，它的性能决定着整个A／D转换器的性能。随着科学技术的发展，系统对A／D转换器的速度和精度要求越来越高，因此，设计一个高性能的采样／保持电路就显得尤为重要。一般的采样保持电路都是采用开关电容电路来实现的。由于MOS开关固有的电荷注入与时钟馈通效应，采样／保持电路一般难以得到理想的情况。尽管已经提出了许多技术和电路结构［1］但是电荷注人和时钟馈通效应所导致的非线性对电路性能的影响还是很大。采样／保持电路的另外一个设计难点在于运算放大器的设计。采样／保持

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：207872
    • 提供者：weixin_38682026

  1. 基于12 bit流水线ADC采样保持电路的设计

  2. 0  引言 　　随着CMOS技术的迅猛发展，CMOS图像传感器以其高集成度、低功耗、低成本等优点，已广泛用于超微型数码相机、手机等图像采集的领域。而流水线模数转换器以其高速、低功耗、中高精度而被广泛应用于图像传感器的芯片级和列级A／D转换器中。当前，流水线A／D转换器比较成熟的国际水平已达到14 bit 10 MHz。国内已流片成功的大多数是10 bit流水线A／D转换器，因此10 bit以上的高精度流水线A／D转换器还需要进一步研究。在A／D转换器中，采样保持电路作为其前端关键的模块，它的性

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：295936
    • 提供者：weixin_38680811

  1. 用于12bit 40MS／s低功耗流水线ADC的采样保持电路

  2. 0  引言 　　流水线模数转换器(pipeline ADC)是中高精度(10～14 bit)高速(10～500 MS／s)ADC的主流实现结构，被广泛应用于通信系统、图像设备、视频处理等系统中。作为其前端关键的模块，采样保持电路的性能直接决定了整个ADC的性能，在以上系统中对功耗的要求十分严格。本设计在实现高速高精度采样保持功能的同时，还实现了MDAC功能，这样既能降低ADC功耗又能减少芯片面积。 　　1  采样保持电路结构 　　传统流水线ADC的前面为采样保持电路其后接MDAC级。采样保

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：392192
    • 提供者：weixin_38741996
« 12 3 4 5 6 7 8 9 10 ... 22 »