点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 采样保持电路
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
ADC采样保持电路的设计
adc的采样保持电路的论文 一个8位的采样保持电路的设计
所属分类:
硬件开发
发布日期:2012-08-30
文件大小:422912
提供者:
mjc19
采样保持电路的设计
采样保持电路的设计论文,要大于20个字的描述,我晕
所属分类:
专业指导
发布日期:2013-05-08
文件大小:5242880
提供者:
u010613241
低功耗采样保持电路的分析与设计
在分析和比较两种开关电容采样保持电路的基础上,设计了一种低功耗采样保持电路。它采用电容翻转式结构、增益增强技术以及栅压自举开关技术降低了运放的功耗和电路的非线性失真。电路采用smic 0.18μmCMOS工艺进行设计,仿真结果表明该采样保持电路的SNDR为71dB,功耗仅为3.8mW,可以用于10bit 50Ms/s的流水线ADC中。
所属分类:
其它
发布日期:2020-05-31
文件大小:445440
提供者:
weixin_38736760
一种用于高速ADC的采样保持电路的设计
设计了一个用于流水线模数转换器(pipelined ADC)前端的采样保持电路。该电路采用电容翻转型结构,并设计了一个增益达到100 dB,单位增益带宽为1 GHz的全差分增益自举跨导运算放大器(OTA)。利用TSMC 0.25μm CMOS工艺,在2.5 V的电源电压下,它可以在4 ns内稳定在最终值的0.05%内。通过仿真优化,该采样保持电路可用于10位,100 MS/s的流水线ADC中。
所属分类:
其它
发布日期:2020-07-28
文件大小:95232
提供者:
weixin_38715879
采样保持电路(S/H)原理
A/D转换需要一定时间,在转换过程中,如果送给ADC的模拟量发生变化,则不能保证精度。为此,在ADC前加入采样保持电路。采样保持电路有两种工作状态:采样状态和保持状态。
所属分类:
其它
发布日期:2020-08-11
文件大小:88064
提供者:
weixin_38569219
一个用于流水线模数转换器的高精度、低功耗采样保持电路
介绍了一个用于高精度模数转换器,采用0.25μmCMOS工艺的高性能采样保持电路。该采样保持电路的采样频率为20MHz,允许最大采样信号频率为10MHz,在电源电压为2.5V的情况下,采样信号全差分幅度为2V。通过采用全差分flip-around结构,而非传统的电荷传输构架,因而在同等精度下,大大降低了功耗。
所属分类:
其它
发布日期:2020-10-19
文件大小:232448
提供者:
weixin_38723753
一种13 bit 40 MS/s采样保持电路设计
设计了一个用于13 bit 40 MS/s流水线ADC中的采样保持电路。该电路采用电容翻转结构,主运算放大器采用增益提高型折叠式共源共栅结构,以满足高速和高精度的要求。为减小与输入信号相关的非线性失真以获得良好的线性度,采用栅压自举开关。采用电源电压为3.3 V的TSMC 0.18 μm工艺对电路进行设计和仿真,仿真结果表明,在40 MHz的采样频率下,采用保持电路的SNDR达到84.8 dB,SFDR达到92 dB。
所属分类:
其它
发布日期:2020-10-19
文件大小:248832
提供者:
weixin_38724247
一种用于13bit40MS/s流水线ADC中的采样保持电路设计
本文对流水线ADC的采样保持电路的结构以及主要模块如增益提高型运算放大器电路、共模反馈电路和开关电路进行了分析,并对各个模块进行了设计,最终设计出一个适合于13bit40MHz流水线ADC的采样保持电路,仿真结果表明,该采样保持电路满足设计要求。
所属分类:
其它
发布日期:2020-10-19
文件大小:155648
提供者:
weixin_38674616
模拟技术中的采样保持电路中全差分运算放大器的设计与仿真
摘要:本文设计了一种全差分运算放大器,对运算放大器的AC 特性和瞬态特性进行了仿真分析和验证。该运放采用折叠式共源共栅结构、开关电容共模反馈(SC-CMFB)电路以及低压宽摆幅偏置电路,以实现在高稳定下的高增益和大输出摆幅。在Cadence 环境下,基于CSMC 0.6um 工艺模型,进行了仿真分析和验证。结果表明,运算放大器满足设计要求。 1 引 言 运算放大器是许多模拟系统和混合信号系统的一个完整部分,伴随着每一代CMOS 工艺,由于电源电压和晶体管沟道长度的减小,为运算放大器的
所属分类:
其它
发布日期:2020-11-04
文件大小:196608
提供者:
weixin_38655484
模拟技术中的用于流水线ADC采样保持电路的设计
摘 要:介绍一种用于流水线ADC的采样保持电路。该电路选取电容翻转式电路结构,不仅提高整体的转换速度,而且减少因电容匹配引起的失真误差;同时使用栅压自举采样开关,有效地减少了时钟馈通和电荷注入效应;采用全差分运算放大器能有效的抑制噪声并提高整体的线性度。该采样保持电路的设计是在0. 5μm CMOS工艺下实现,电源电压为5 V,采样频率为10MHz,输入信号频率为1MHz时,输出信号无杂散动态范围( SFDR)为73. 4 dB,功耗约为20 mW。 随着通信技术、图像处理技术和多媒体技术
所属分类:
其它
发布日期:2020-11-03
文件大小:349184
提供者:
weixin_38729108
模拟技术中的一种改进型开环高速高精度采样保持电路的设计
摘 要:设计了一种改进型开环结构采样保持电路。与传统M川er电容开环结构相比,本设计采用了新型Bootstrapped开关,不但实现了沟道导通电阻线性化,而且消除了与输入信号相关的时钟馈通;采用全差分结构消除了共模信号引入的误差以及偶阶谐波,提高了电路的信噪比;采用高速高精度缓冲器增大电路的驱动能力,实现了高速高精度采样。设计采用O.35 m n—welI cMOS工艺,经仿真验证,在驱动2.5pF负载电容下采样率达到10OMsPS,电路有效位数l2bits,功耗为21.5mW 。 1前言
所属分类:
其它
发布日期:2020-11-03
文件大小:78848
提供者:
weixin_38518006
模拟技术中的适用于流水线ADC的高性能采样/保持电路
摘要:介绍了一种利用双采样技术的高性能采样/保持电路结构,电路应用于10bits50MS/s流水线ADC设计中。电路结构主要包含了增益自举运算放大电路和栅压自举开关电路。增益自举运算放大电路给采样/保持电路带来较高的增益和带宽,栅压自举开关电路克服了多种对开关不利的影响。设计还采用了双采样技术,使采样/保持速率大大提高。设计在SMIC 0.18um工艺下实现,工作电压为1.8V,通过仿真验证。本文设计的采样/保持电路可以适用于高速高精度流水线ADC中。 1 引言 随着现代电子技术迅猛
所属分类:
其它
发布日期:2020-11-09
文件大小:203776
提供者:
weixin_38619207
模拟技术中的适用于12 bit流水线ADC采样保持电路的设计
0 引言 随着CMOS技术的迅猛发展,CMOS图像传感器以其高集成度、低功耗、低成本等优点,已广泛用于超微型数码相机、手机等图像采集的领域。而流水线模数转换器以其高速、低功耗、中高精度而被广泛应用于图像传感器的芯片级和列级A/D转换器中。当前,流水线A/D转换器比较成熟的国际水平已达到14 bit 10 MHz。国内已流片成功的大多数是10 bit流水线A/D转换器,因此10 bit以上的高精度流水线A/D转换器还需要进一步研究。在A/D转换器中,采样保持电路作为其前端最关键的模块,它的
所属分类:
其它
发布日期:2020-11-07
文件大小:232448
提供者:
weixin_38698943
模拟技术中的基于12 bit流水线ADC采样保持电路的设计
0 引言 随着CMOS技术的迅猛发展,CMOS图像传感器以其高集成度、低功耗、低成本等优点,已广泛用于超微型数码相机、手机等图像采集的领域。而流水线模数转换器以其高速、低功耗、中高精度而被广泛应用于图像传感器的芯片级和列级A/D转换器中。当前,流水线A/D转换器比较成熟的国际水平已达到14 bit 10 MHz。国内已流片成功的大多数是10 bit流水线A/D转换器,因此10 bit以上的高精度流水线A/D转换器还需要进一步研究。在A/D转换器中,采样保持电路作为其前端最关键的模块,它的
所属分类:
其它
发布日期:2020-11-07
文件大小:229376
提供者:
weixin_38701640
电源技术中的高性能CMOS采样保持电路的设计
0 引言 采样/保持电路是模数转换器的重要组成部分,它的性能决定着整个A/D转换器的性能。随着科学技术的发展,系统对A/D转换器的速度和精度要求越来越高,因此,设计一个高性能的采样/保持电路就显得尤为重要。 一般的采样保持电路都是采用开关电容电路来实现的。由于MOS开关固有的电荷注入与时钟馈通效应,采样/保持电路一般难以得到理想的情况。尽管已经提出了许多技术和电路结构[1]但是电荷注人和时钟馈通效应所导致的非线性对电路性能的影响还是很大。 采样/保持电路的另外一个设计难点在于运
所属分类:
其它
发布日期:2020-11-26
文件大小:194560
提供者:
weixin_38619207
模拟技术中的流水线模数转换器的高精度低功耗采样保持电路
引言 采样保持电路(S/H)是数据采集系统尤其是模数转换器(A/D)的一个重要组成部分。近几十年来无线通讯的迅速发展,使得数据的传输速率越来越快。复杂度不断提高的调制系统和电路使得模数转换器(ADC)的采样频率达到射频的数量级,与此同时,模数转换器的精度也超过12位以上。在这种高速度和高精度的要求下,采样保持电路的作用就越发显得重要,因为它可以消除模数转换器前端采样级的大部分动态错误。传统的开环采样保持电路只能达到8~10位的精度,主要由于开关的非理想特性,诸如电荷注入、时钟馈通、开关的非线
所属分类:
其它
发布日期:2020-12-08
文件大小:208896
提供者:
weixin_38592848
EDA/PLD中的一个用于流水线模数转换器的高精度、低功耗采样保持电路
摘要:介绍了一个用于高精度模数转换器,采用0.25μmCMOS工艺的高性能采样保持电路。该采样保持电路的采样频率为20MHz,允许最大采样信号频率为10MHz,在电源电压为2.5V的情况下,采样信号全差分幅度为2V。通过采用全差分flip-around结构,而非传统的电荷传输构架,因而在同等精度下,大大降低了功耗。为了提高信噪比,采用自举开关。Hspice仿真结构显示:在输入信号为5MHz的情况下,无杂散动态范围(SFDR)为92.4dB.该电路将被用于一个14位20MHz流水线模数转换器。
所属分类:
其它
发布日期:2020-12-04
文件大小:259072
提供者:
weixin_38694529
模拟技术中的流水线模数转换器的高精度、低功耗采样保持电路
引言 采样保持电路(S/H)是数据采集系统尤其是模数转换器(A/D)的一个重要组成部分。近几十年来无线通讯的迅速发展,使得数据的传输速率越来越快。复杂度不断提高的调制系统和电路使得模数转换器(ADC)的采样频率达到射频的数量级,与此同时,模数转换器的精度也超过12位以上。在这种高速度和高精度的要求下,采样保持电路的作用就越发显得重要,因为它可以消除模数转换器前端采样级的大部分动态错误。传统的开环采样保持电路只能达到8~10位的精度,主要由于开关的非理想特性,诸如电荷注入、时钟馈通、开关的非线
所属分类:
其它
发布日期:2020-12-08
文件大小:207872
提供者:
weixin_38639747
一种50 MHz采样速率CMOS采样/保持电路
一种50 MHz采样速率CMOS采样/保持电路
所属分类:
其它
发布日期:2021-02-20
文件大小:292864
提供者:
weixin_38720756
高性能CMOS采样保持电路的设计
0引言采样/保持电路是模数转换器的重要组成部分,它的性能决定着整个A/D转换器的性能。随着科学技术的发展,系统对A/D转换器的速度和精度要求越来越高,因此,设计一个高性能的采样/保持电路就显得尤为重要。一般的采样保持电路都是采用开关电容电路来实现的。由于MOS开关固有的电荷注入与时钟馈通效应,采样/保持电路一般难以得到理想的情况。尽管已经提出了许多技术和电路结构[1]但是电荷注人和时钟馈通效应所导致的非线性对电路性能的影响还是很大。采样/保持电路的另外一个设计难点在于运算放大器的设计。采样/保持
所属分类:
其它
发布日期:2021-02-03
文件大小:207872
提供者:
weixin_38682026
«
1
2
3
4
5
6
7
8
9
10
...
18
»