以CPLD为逻辑控制核心实现了ADS8323与高速FIFO的接口电路,该电路具有可靠性高、通用性强、易于移植等特点。在设计过程中,以QuartusII作为开发环境,采用图形输入和VerilogHDL语言输入相结合的方式,简化了开发流程。

1．引言 　　高速数据采集系统具有极强的通用性，可广泛应用于军事、工业生产、科学研究和日常生活中。就像其他计算机技术一样，随着数字化生活的到来，高速数据采集系统在日常生活中的应用越来越显着。智能化建筑中各种信息，包括温度、湿度、声音、视频等各种信号都必须通过高速数据采集系统才能进入系统计算机，供智能建筑其他系统进一步处理。对于每个家庭来说，各种家用电器的智能化数字化的第一步，也是通过高速数据采集系统将外界的信息数字化。特别是对于家庭录像来说，需要同时记录视频和音频，可能还有文字等其他信`崽，这时

采用CPLD实现ADS8323与高速FIFO的接口电路、电子技术,开发板制作交流