注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数逻课后习题真是好东西

  2. 就功能而言，有RS触发器、D触发器、 JK触发器、T触发器和T’触发器等五种类 型；就电路结构形式而言，有钟控触发 器、维持-阻塞触发器、边沿触发器、主 从触发器等四种类型。 其中，维持-阻塞 触发器、边沿触发器、主从触发器属于 无空翻的电路结构。

  3. 所属分类：专业指导

    • 发布日期：2010-03-09
    • 文件大小：2097152
    • 提供者：yjflysky

  1. 时钟芯片DS1302的应用

  2. 在很多单片机系统中都要求带有实时时钟电路，如最常见的数字钟、钟控设备、数据记录仪表，这些仪表往往需要采集带时标的数据，同时一般它们也会有一些需要保存起来的重要数据，有了这些数据，便于用户后期对数据进行观察、分析。本小节就介绍市面上常见的时钟芯片DS1302的应用。DS1302是美国DALLAS公司推出的一款高性能、低功耗、带内部RAM的实时时钟芯片(RTC)，也就是一种能够为单片机系统提供日期和时间的芯片。通过本小节的学习，我们将会把RTC相关的一些技术粗略介绍一下，然后介绍DS1302与单片

  3. 所属分类：嵌入式

    • 发布日期：2010-09-07
    • 文件大小：539648
    • 提供者：lanjinshen

  1. 编程卓越之道:卷一/二

  2. 目录回到顶部↑1 编写卓越代码须知. 1.1 编程卓越之道系列 1 1.2 本卷内容 3 1.3 本卷所做的假设 5 1.4 卓越代码的各项特征 6 1.5 本卷涉及的环境 7 1.6 获取更多信息 8 2 数值表示 2.1 什么是数 10 2.2 计数系统（Numbering System） 11 2.2.1 十进制位值计数系统 11 2.2.2 进制（基数） 12 2.2.3 二进制计数系统 13 2.2.4 十六进制计数系统 15 2.2.5 八进制（基数为8）计数系统 18 2.3 数

  3. 所属分类：硬件开发

    • 发布日期：2010-10-10
    • 文件大小：39845888
    • 提供者：xqq524148626

  1. 数码显示电子钟（LM8560）论文

  2. LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。

  3. 所属分类：嵌入式

    • 发布日期：2010-10-29
    • 文件大小：773120
    • 提供者：xytcn123

  1. EDA设计中时钟的可靠性

  2. 摘要：在cPLD／FPG^芯片编程设计时，通常需要用时钟来控制系统中各模块协调工作，如果时钟设计不当，在极限温度、 电压或制造工艺偏差的情况下将导致错误的行为，并且调试困难。本文就此对全局时钟、门控时钟、多级逻辑时钟和波动式时 钟进行分析探讨，以求在设计电路中消除毛刺，提高电路系统的稳定性。

  3. 所属分类：电信

    • 发布日期：2011-03-22
    • 文件大小：135168
    • 提供者：lxpcx

  1. Visual Basic控件编程百例通

  2. Visual Basic控件编程百例通 本书按类别分为6个部分，分别是基础控件、多媒体控件、数据库控件、窗体控件、网络控件和其他控件，总共包括精心制作的一百个实例。 本书主要是针对希望掌握Visual Basic编程的读者而编写的，其中每个例子都有详细的实例演示讲解和重点分析。本书内容基本包含了常用的Visual Basic控件．并以各类实例引导读者全面掌握Visual Basic编程的方法和技巧，并且本书的例子都针对性地实现某种特定的功能。 第1章 基础控件 第1例 按钮控件 第2例 标签控

  3. 所属分类：VB

    • 发布日期：2011-03-27
    • 文件大小：14680064
    • 提供者：cuiren7741z

  1. C#自定义时钟控件

  2. 该程序定义了一个Clock（钟）父类，继承该父类定义了两个子类NumberClock（数字钟）和GraphClock（模拟钟）,通过该程序可以清楚地理解面向对象的概念，包括：封装、继承、多态、事件等，是很好地学习面向对象程序设计、自定义控件的好例子。

  3. 所属分类：C#

    • 发布日期：2012-03-29
    • 文件大小：532480
    • 提供者：whli88

  1. 中国版RCC钟控时钟编码标准 PBC

  2. 中国版RCC钟控时钟编码标准 PBC

  3. 所属分类：硬件开发

    • 发布日期：2013-08-27
    • 文件大小：83968
    • 提供者：lmtang1

  1. 自定义时钟控件

  2. 这是C#实现的自定义用户时钟控件。画了一个圆形的钟。可以练习用户自定义控件，绘图操作

  3. 所属分类：C#

    • 发布日期：2019-03-24
    • 文件大小：32768
    • 提供者：zhanglianzhu_91

  1. 基于定时器的8位数码管显示电子时钟.txt

  2. 利 用 定 时 器 T 0 计 时 的 电 子 时 钟 ， 可 暂 停 计 时，亦 可 修 改 时 分 秒 。8 位 数码 管 ， 利 用 5 7 3 锁 存 器 控 制。

  3. 所属分类：硬件开发

    • 发布日期：2020-03-20
    • 文件大小：3072
    • 提供者：C80084

  1. 高速CMOS钟控比较器的设计

  2. 基于预放大锁存理论,设计了一种高速钟控比较器,它包括三个主要部分:预放大器、判断级电路、输出缓冲器。在SMIC 0.18μm CMOS工艺模型和1.8 V电源电压下,采用Hspice对比较器电路进行仿真,结果表明在500 MHz的时钟频率下,精度可达0.3 mV,功耗仅为26.6μW。该电路可以应用在高速Flash ADC电路中。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：89088
    • 提供者：weixin_38517728

  1. 高速CMOS钟控电压比较器的设计

  2. 本文通过理论和仿真对比较器结构进行了分析，优化预放大电路和比较电路，设计了一种由预放大级、判断级、输出级构成的钟控比较器。把时钟脉冲应用于比较器的设计，极大地提高了比较器的性能和速度，该结构的比较器具有低输入失调电压和低踢回噪声的特点，速度快，精度高，适用于高速Flash ADC电路。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：215040
    • 提供者：weixin_38602563

  1. EDA/PLD中的FPGA时钟设计

  2. 摘要： 在FPGA 设计中， 为了成功地操作， 可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD/ FPGA 时通常采用如下四种类型时钟： 全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统包括上述四种时钟类型的任意组合。 　　对于一个设计项目来说， 全局时钟是最简单和最可预测的时钟。在PLD/ FPGA 设计中最好的时钟方案是由专用的全局时钟输入引脚驱动的单个主时钟去钟控设计项目中的每一个触发器。只要可能就应尽量在设计项目中采用全局时钟。PLD/

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：351232
    • 提供者：weixin_38729336

  1. 嵌入式系统/ARM技术中的如何实现时钟晶振的高稳定性运用?

  2. 你还在为晶振匹配不理想和温漂烦恼吗？ 　　很多工程师，在电路中使用晶振时，经常会碰到这样的烦恼，一是晶振在电路中匹配不理想，影响使用效果；二是晶振的温度漂移太大，甚至影响产品的性能。 　　目前在电子产品日新月异的今天，成本问题肯定是生产商考虑的重要因素，同样对晶振的运用也会考虑到成本因素，因此工程师在设计电路时，因有源晶体振荡器（俗称钟振）比普通无源谐振器价格高出5~10倍，从而更多地选择使用无源的晶体运用到电路中；只有在一些高端产品如工控类、高速通信类产品才比较青睐使用有源晶振，因此就产生

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：113664
    • 提供者：weixin_38715019

  1. 基础电子中的如何实现时钟晶振的高稳定性运用

  2. 很多工程师，在电路中使用晶振时，经常会碰到这样的烦恼，一是晶振在电路中匹配不理想，影响使用效果；二是晶振的温度漂移太大，甚至影响产品的性能。目前在电子产品日新月异的今天，成本问题肯定是生产商考虑的重要因素，同样对晶振的运用也会考虑到成本因素，因此工程师在设计电路时，因有源晶体振荡器（俗称钟振）比普通无源谐振器价格高出5~10倍，从而更多地选择使用无源的晶体运用到电路中；只有在一些高端产品如工控类、高速通信类产品才比较青睐使用有源晶振，因此就产生了以上常见的问题。究其原因，无源晶振的使用效果不仅取

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：79872
    • 提供者：weixin_38672962

  1. 基于FPGA的时钟设计

  2. 对于一个设计项目来说，全局时钟是最简单和最可预测的时钟。在PLD／FPGA设计中最好的时钟方案是由专用的全局时钟输入引脚驱动的单个主时钟去钟控设计项目中的每一个触发器。只要可能就应尽量在设计项目中采用全局时钟。PLD／FPGA都具有专门的全局时钟引脚，它直接连到器件中的每一个寄存器。这种全局时钟提供器件中最短的时钟到输出的延时。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：173056
    • 提供者：weixin_38673694

  1. 高速CMOS钟控比较器的设计

  2. 本文设计了一个基于1. 8 V电源电压、时钟频率可以达到500MHz的高速钟控电压比较器，采用预放大级、判断级、输出缓冲级结构，每一级的电路结构简单，通过对各个部分电路的特点进行分析，优化了前置放大器的晶体管的尺寸，实现了高速、高精度、低功耗的要求。在SMIC 0. 18μm CMOS工艺模型下，采用Hspice对电路进行仿真，结果表明在500 MHz的时钟频率下，比较精度可达0. 3 mV，功耗仅为26. 6μW，该电路可以应用在高速Flash ADC电路中。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：368640
    • 提供者：weixin_38734506

  1. 关于时钟的讨论---3

  2. 多时钟系统 　　许多系统要求在同一个PLD内采用多时钟。最常见的例子是两个异步微处理器器之间的接口,或微处理器和异步通信通道的接口。由于两个时钟信号之间要求一定的建立和保持时间,所以,上述应用引进了附加的定时约束条件。它们也会要求将某些异步信号同步化。 　　图11 给出一个多时钟系统的实例。CLK_A用以钟控REG_A,CLK_B用于钟控REG_B,由于REG_A驱动着进入REG_B的组合逻辑,故CLK_A的上升沿相对于CLK_B的上升沿有建立时间和保持时间的要求。由于REG_B不驱动馈到

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：121856
    • 提供者：weixin_38535132

  1. 如何实现时钟晶振的高稳定性运用

  2. 很多工程师，在电路中使用晶振时，经常会碰到这样的烦恼，一是晶振在电路中匹配不理想，影响使用效果；二是晶振的温度漂移太大，甚至影响产品的性能。目前在电子产品日新月异的今天，成本问题肯定是生产商考虑的重要因素，同样对晶振的运用也会考虑到成本因素，因此工程师在设计电路时，因有源晶体振荡器（俗称钟振）比普通无源谐振器价格高出5~10倍，从而更多地选择使用无源的晶体运用到电路中；只有在一些高端产品如工控类、高速通信类产品才比较青睐使用有源晶振，因此就产生了以上常见的问题。究其原因，无源晶振的使用效果不仅取

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：78848
    • 提供者：weixin_38679449

  1. FPGA时钟设计

  2. 摘要： 在FPGA 设计中， 为了成功地操作， 可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD/ FPGA 时通常采用如下四种类型时钟： 全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统包括上述四种时钟类型的任意组合。 　　对于一个设计项目来说， 全局时钟是简单和可预测的时钟。在PLD/ FPGA 设计中的时钟方案是由专用的全局时钟输入引脚驱动的单个主时钟去钟控设计项目中的每一个触发器。只要可能就应尽量在设计项目中采用全局时钟。PLD/ FPG

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：415744
    • 提供者：weixin_38543460
« 12 3 »