注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于 SIMULINK 锁相环设计

  2. 针对实际中锁相环设计复杂性，提出了采用MATLAB 仿真工具箱SIMULINK 对锁相环进行建模和仿真的方法， 优化设计方案。为验证、分析与锁相环跟踪锁定速率相关的因素，借助了 SIMULINK 软件的灵活性、直观性等优点，对 模型进行了多次参数修改和仿真，并测出多组实验数据。得出最佳设计方案。

  3. 所属分类：嵌入式

    • 发布日期：2009-08-17
    • 文件大小：152576
    • 提供者：xiaoxiaoha

  1. 锁相环的组成和工作原理

  2. 本文详细讲解了锁相环的基本工作原理，以及相应的电路等详细资料说明，适合于初学者！

  3. 所属分类：专业指导

    • 发布日期：2010-01-07
    • 文件大小：61440
    • 提供者：yeahyouxiang

  1. 大功率电能变换装置软件锁相环的应用

  2. 大功率电能变换装置的稳定运行，准确的相位信息至关重要。软件锁相环（SPLL）具有设计自由、适应性强等优点可快速获得电网电压的相位。本文通过分析SPLL原理，获得适用SPLL模型，并应用于大功率电能变换装置。仿真及试验表明所用SPLL能较好应用于大功率PWM整流装置

  3. 所属分类：嵌入式

    • 发布日期：2010-06-21
    • 文件大小：166912
    • 提供者：eeicc

  1. 宽频带数字锁相环的设计及基于FPGA的实现

  2. 数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。在基于FPGA的通信电路中，可以把全数字锁相环路作为一个功能模块嵌入FPGA中，构成片内锁相环。

  3. 所属分类：硬件开发

    • 发布日期：2010-09-20
    • 文件大小：358400
    • 提供者：AAA12505

  1. PLL锁相环仿真工具

  2. 先进的锁相环仿真工具，给出电路、元件参数、相噪指标、锁定时间等参数

  3. 所属分类：嵌入式

    • 发布日期：2011-01-18
    • 文件大小：3145728
    • 提供者：hybrend

  1. CMOS锁相环和延迟锁相设计与研究(北大硕士论文).

  2. 锁相环作为现代时钟电路的重要组成部分，已经成为超大规模集成电路中必不可少的一个模块，几乎所有的数字集成电路中都采用锁相时钟产生电路来提供片内高速时钟。随着SoC技术的出现，作为IP建库的重要内容，对锁相环电路的研究和设计也具有了更加重要的意义。 本文首先简要介绍了锁相技术的历史和发展，及其现状与研究方向。第二章中对锁相环的原理和各种特性进行了详细的介绍，主要包括相位/频率响应、稳定性和噪声特性等方面的分析。第三章给出了各种典型的锁相环子模块电路和系统结构，重点介绍了鉴频鉴相器、电荷泵和压控振荡

  3. 所属分类：电信

    • 发布日期：2011-05-18
    • 文件大小：1048576
    • 提供者：robertqi

  1. 锁相环CD4046应用手册

  2. 基于TI公司生产的锁相环CD4046，可用于通信、信号处理等领域，功能强大。

  3. 所属分类：电信

    • 发布日期：2011-08-28
    • 文件大小：333824
    • 提供者：xz1101427756

  1. 全数字锁相环及其数控振荡器的FPGA设计.pdf

  2. 介绍了全数字锁相环工作原理，如何设计数控振荡器以及FPGA内部实现的功能结构等

  3. 所属分类：专业指导

    • 发布日期：2011-12-16
    • 文件大小：514048
    • 提供者：woshiyigexinren

  1. 锁相环设计仿真与应用第六版(英文)

  2. Best仍然是最好的。Roland E.Best博士这本经典参考书《锁相环设计、仿真与应用》也许是世界上使用最为广泛的PLL的参考书。如今,第5版终于面世了,本书系统地讲述了基本的锁相环理论、电路模块和锁相环系统结构以及详细的设计过程。包括锁相环的概况,混合信号锁相环,锁相环频率综合器,高阶锁相环路,混合信号频率综合器的计算机辅助设计和模拟,全数字锁相环,全数字锁相环的计算机辅助设计和仿真,软件锁相环,锁相环在通信中的应用,最先进的商业化集成锁相环,锁相环的参数测试等,涉及到控制理论,通信理论

  3. 所属分类：硬件开发

    • 发布日期：2012-03-25
    • 文件大小：10485760
    • 提供者：naughtywl

  1. 锁相环需要注意的问题及解决办法

  2. 锁相环需要注意的问题及解决详细办法。性能问题，调试问题，接口问题等及解决办法。

  3. 所属分类：电信

    • 发布日期：2013-02-21
    • 文件大小：1048576
    • 提供者：huangzq25

  1. 锁相环频率合成器

  2. 该文档详细介绍了基于锁相环技术的频率源设计与开发，通过该方法能生成任意所需频率，并且实现方案简单，生成的频率稳定度高，相噪好。是微波通信等可靠性频率设计的好方法！

  3. 所属分类：其它

    • 发布日期：2013-03-15
    • 文件大小：10485760
    • 提供者：killyming

  1. 集成锁相环CC4046的原理及其应用

  2. 文章详细的介绍了集成锁相环的原理，以及其应用。包括CC4046的引脚图和封装等。。

  3. 所属分类：电信

    • 发布日期：2014-05-25
    • 文件大小：1048576
    • 提供者：sinat_15754733

  1. 宽带CMOS锁相环中的VCO设计

  2. 宽带CMOS锁相环中的VCO设计 论文基于特许半导体(Chartered)0．189m CMOS-1-_艺，设计了一个覆盖范围为 1．8GHz-3GHz的VCO，首先总结了VCO的研究现状，并根据应用背景明确了VCO的设计 指标，详细分析了VCO的设计理论，包括振荡器工作原理、VCO性能指标、常用结构以及 相位噪声理论等，在此基础上总结了VCO相位噪声优化技术。论文采用两个VCO切换， 结合电容开关阵列切换的方式实现1．8GHz-3GHz的宽调谐范围。5-bits的二进制控制信号 对子频带进行

  3. 所属分类：讲义

    • 发布日期：2014-06-08
    • 文件大小：2097152
    • 提供者：happsky

  1. 锁相环设计与MATLAB仿真

  2. 本文详细介绍了锁相环设计中所涉及的各项指标计。论文首先对锁相环的发展历史和研究现状做了介绍，然后从其基本工作原理出发，以传统锁相环的结构为基础，得到了锁相环的数学模型，对锁相环的跟踪性能、捕获性能、稳定性以及噪声性能等各种性能进行了分析，

  3. 所属分类：专业指导

    • 发布日期：2014-07-25
    • 文件大小：587776
    • 提供者：lghua2004

  1. 锁相环(PLL)基本原理

  2. 锁相环(PLL)基本原理详细介绍了锁相环(PLL)的构成和频率合成的实现过程，并介绍了相位噪声等参数的概念和影响因素

  3. 所属分类：硬件开发

    • 发布日期：2014-08-21
    • 文件大小：619520
    • 提供者：uestc232

  1. 60GHZ全数字锁相环的设计

  2. 这是一本锁相环学习的书籍，主要讲述的是国外比较前沿的锁相环的一些基础性质的知识，20ghz，40ghz，60ghz，分频器设计等，稍微偏向硬件，跟无线传输技术能够扯上一些关系。希望多多交流！

  3. 所属分类：3G/移动开发

    • 发布日期：2015-11-09
    • 文件大小：5242880
    • 提供者：andersonanya

  1. 数字锁相环及其FPGA的实现

  2. 锁相环 (PLL) 的理论与研究日趋完善，应用范围遍及整个电子技术领域，如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。 随着集成电路技术的发展，集成锁相环和数字锁相环技术日趋成熟，不仅能够制成频率较高的单片集成锁相环路，还可以把整个系统集成到一个芯片上去，实现所谓的片上系统 SOC 。 因此，可以把全数字锁相环路 (ADPLL) 作为一个功能模块嵌入 SOC ，构成片内锁相环。这里在简单介绍片内全数字锁相环系列结构的同时，给出一种智能控制捕获范围中全数字锁相环（ ADP

  3. 所属分类：专业指导

    • 发布日期：2015-12-13
    • 文件大小：394240
    • 提供者：qq_33364719

  1. 宽频带数字锁相环的设计及基于FPGA的实现

  2. 数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：473088
    • 提供者：weixin_38563552

  1. EDA/PLD中的基于全数字锁相环的设计

  2. 本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关的问题进行了讨论。关键词：全数字锁相环；DPLL；FSK；FPGA 引言　　锁相环(PLL)技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影

  3. 所属分类：其它

    • 发布日期：2020-11-24
    • 文件大小：78848
    • 提供者：weixin_38717171

  1. 基于全数字锁相环的设计

  2. 本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，对一些有关的问题进行了讨论。关键词：全数字锁相环；DPLL；FSK；FPGA 引言　　锁相环(PLL)技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影响，

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：75776
    • 提供者：weixin_38589812
« 12 3 4 5 6 7 8 9 10 ... 27 »