点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 锁相环芯片
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
DSP芯片中的锁相环研究与设计
DSP,锁相环,研究与设计很适用的,DSP有可能是以后mcu的主流,大家好好学习!
所属分类:
硬件开发
发布日期:2009-06-09
文件大小:3145728
提供者:
cj831021
锁相环芯片adf4106程序
这时AD公司锁相环芯片adf4103的程序。使用P89LPC901单片机进行处理。
所属分类:
嵌入式
发布日期:2009-08-06
文件大小:1024
提供者:
gujiangchuan13
锁相环在频率调制与解调电路中的应用
介绍了锁相环芯片锁相环CD4046 芯片调制解调的结构、性能特点和工作原理;描述了频率调制与解调电路的设计全过程;展望 了锁相环发展的未来。
所属分类:
嵌入式
发布日期:2009-08-17
文件大小:197632
提供者:
xiaoxiaoha
基于全数字锁相环的感应加热电源研制
本文介绍了感应加热的基本原理,分析了逆变侧主回路两种不同的电路结构特点,采用串联谐振电路,通过PWM移相调功,利用数字锁相芯片实现,锁相环和频率跟踪。
所属分类:
嵌入式
发布日期:2009-09-27
文件大小:2097152
提供者:
haihua5211
基于锁相环CD4046倍频器的设计与实现
用锁相环实现的频率合成器既有频率稳定度高又有改换频率方便的优点。实现输出频率N倍于输入频率(fo=N•fi),且在一定频率范围内其输出信号的稳定度完全跟踪输入信号。因而在现代通信和嵌入式系统中获得广泛应用。 电源+5V;集成电路芯片4046、74LS191(各一片);输入信号由信号发生器提供;输入信号频率范围10HZ~1kHZ;
所属分类:
嵌入式
发布日期:2010-03-29
文件大小:727040
提供者:
wlp822
集成锁相环CD4046的原理及应用
集成锁相环CD4046的原理及应用本文叙述了CM0S集成锁相环的工作原理、外围元件选择的原则以及 该芯片在自动控制和智能化仪器方面的应用, 并结台具体例子介绍了应用中的一些 体会。
所属分类:
嵌入式
发布日期:2010-05-14
文件大小:166912
提供者:
jiajiazsj
SOC用400-800MHz锁相环IP的设计
设计了一个基于锁相环结构、可应用于SOC设计的时钟产生模块。电路输出频率在400-800MHz,使用SMIC 0.18μm CMOS工艺进行流片。芯片核心模块工作电压为1.8V和3.3V。根据Hajimi关于VCO中抖动(jitter)的论述,为了降低输出抖动,采用一种全差动、满振幅结构的振荡器;同时,通过选取合适的偏置电流,实现对环路带宽的温度补偿。流片后测试结果为:输出频率范围400-800MHz,输入频率40~200MHz;在输出频率为800MHz时,功耗小于23mA,周期抖动峰峰值为6
所属分类:
嵌入式
发布日期:2010-06-21
文件大小:359424
提供者:
eeicc
宽频带数字锁相环的设计及基于FPGA的实现
数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比,DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。随着集成电路技术的发展,不仅能够制成频率较高的单片集成锁相环路,而且可以把整个系统集成到一个芯片上去。在基于FPGA的通信电路中,可以把全数字锁相环路作为一个功能模块嵌入FPGA中,构成片内锁相环。
所属分类:
硬件开发
发布日期:2010-09-20
文件大小:358400
提供者:
AAA12505
基于MB1504芯片的锁相环发射和混频
基于MB1504芯片的锁相环发射和混频,易于实现!
所属分类:
硬件开发
发布日期:2011-05-22
文件大小:187392
提供者:
abcfgh987
锁相环介绍
该文档是关于飞思卡尔芯片(S12XS128)中锁相环的具体介绍,包含锁相环的定义,如何设定等等,有助于学习者得学习。
所属分类:
专业指导
发布日期:2011-10-23
文件大小:2097152
提供者:
longxingjian
GP214D双锁相环驱动代码
GP214D是一款双锁相环芯片,文件夹内包括gp214d.c和gp214d.h
所属分类:
C
发布日期:2018-10-27
文件大小:3072
提供者:
ljf66666666
MB15F72双锁相环驱动代码
MB15F72是双锁相环芯片,文件夹内含mb15f72.c和mb15f72.h
所属分类:
C
发布日期:2018-10-27
文件大小:3072
提供者:
ljf66666666
一种基于CMOS工艺的电荷泵锁相环芯片的设计
本文介绍了一种基于CMOS工艺的电荷泵锁相环芯片的设计
所属分类:
其它
发布日期:2020-08-05
文件大小:77824
提供者:
weixin_38556541
基于锁相环的高速示波器等效采样系统设计
采用小数分频锁相环芯片ADF4351作为采样时钟发生器,利用FPGA进行等精度测频,运用差频法顺序等效采样原理,设计了最高等效采样率为160 GS/s的高速示波器等效采样系统。同时通过时钟分配器和数字延迟线产生交替采样时钟,利用4片最高采样率为250 MS/s的8 bit ADC进行时间交替采样,使系统的最高实时采样率达到1 GS/s。由于采用低抖动的时钟源,系统在DC到500 MHz的设计带宽内保持了良好的噪声性能,信噪比优于基于DDS技术的等效采样系统。
所属分类:
其它
发布日期:2020-10-16
文件大小:456704
提供者:
weixin_38689477
基于ADF4106的锁相环频率器研究与设计
摘要:本文由锁相环频率合成器的基本工作原理入手,介绍基于锁相环芯片ADF4106的工作特性,并结合环路滤波器、压控振荡器和射频通路设计出一种输出频率为2GHz的频率合成器,并经过印制板加工及测试,验证实验结果满足设计指标。 引言 频率合成器[1-2]的功能就是给收发机中的变频电路提供频率可编程的本地载波信号,是无线收发机的核心模块之一,其性能对通信系统的通信质量具有重大影响。目前频率合成器主要有直接模拟频率合成技术(DS)、锁相环频率合成技术(PLL)、直接数字频率合成技术(DDS)
所属分类:
其它
发布日期:2020-10-19
文件大小:174080
提供者:
weixin_38616435
模拟锁相环NE564在FM解调电路中的应用
介绍了锁相鉴频电路的工作原理和模拟锁相环芯片NE564的结构与特点,并用该芯片设计了一款41.4MHz的FM解调电路,具有较强的实用性。
所属分类:
其它
发布日期:2020-10-26
文件大小:250880
提供者:
weixin_38693476
RFID技术中的模拟锁相环NE564在FM解调电路中的应用
摘要:介绍了锁相鉴频电路的工作原理和模拟锁相环芯片NE564的结构与特点,并用该芯片设计了一款41.4MHz的FM解调电路,具有较强的实用性。 0 引言 调频波(FM)解调称为频率检波,简称鉴频。实现调频波解调的方法有很多,常见的方法有:a.斜率鉴频、相位鉴频、比例鉴频,这些鉴频器电路需要大量的电阻电容等元件,电路形式比较复杂不易于集成;b.移相乘积鉴频、脉冲均值鉴频,这些鉴频器易于集成,但移相乘积鉴频器内部噪声较大,脉冲均值鉴频器线性好、频带宽,但中心频率范围较低;c.锁相环鉴频,
所属分类:
其它
发布日期:2020-11-07
文件大小:197632
提供者:
weixin_38570459
汽车电子中的巧妙利用数字锁相环测量汽车转速 (图)
摘 要:利用数字锁相环芯片4046和可变计数器4018实现对汽车转速的测量,通过计数、译码、显示,直观得出测量结果,对关键的设计环节进行了仿真,验证了设计的可行性。关键词:数字锁相环;压控振荡器;转速;分频;仿真 1 前言 ---锁相环路诞生于20世纪30年代。近年来,锁相技术在通信、航天、测量、电视、原子能、电机控制等领域,能够高性能地完成信号的提取、信号的跟踪与同步,模拟和数字通信的调制与解调、频率合成、滤波等功能,已经成为电子设备中常用的基本部件之一。为了便于调整,降低
所属分类:
其它
发布日期:2020-12-13
文件大小:81920
提供者:
weixin_38597533
通信与网络中的用于基站的 PLLatinum 锁相环芯片
八月十三日讯,美国国家半导体公司(National Semiconductor Corporation)宣布专为无线通信应用方案而设计的 PLLatinum (TM) 系列锁相环路添加了两款全新的频率合成器。无论在管脚还是软件方面,这两款型号分别为LMX2346 及 LMX2347 的新一代固定射频锁相环路,都可与目前的LMX2323 锁相环路兼容,使采用这两款芯片的客户可以轻易将系统升级。 LMX2346及LMX2347 两款芯片的相位噪音极低,有助提高射频系统的灵敏度,因此这两款芯片可
所属分类:
其它
发布日期:2020-12-08
文件大小:58368
提供者:
weixin_38626192
基于ADF4106的锁相环频率器研究与设计
摘要:本文由锁相环频率合成器的基本工作原理入手,介绍基于锁相环芯片ADF4106的工作特性,并结合环路滤波器、压控振荡器和射频通路设计出一种输出频率为2GHz的频率合成器,并经过印制板加工及测试,验证实验结果满足设计指标。 引言 频率合成器[1-2]的功能就是给收发机中的变频电路提供频率可编程的本地载波信号,是无线收发机的模块之一,其性能对通信系统的通信质量具有重大影响。目前频率合成器主要有直接模拟频率合成技术(DS)、锁相环频率合成技术(PLL)、直接数字频率合成技术(DDS)、混
所属分类:
其它
发布日期:2021-01-20
文件大小:313344
提供者:
weixin_38659527
«
1
2
3
4
5
6
7
8
9
10
...
18
»