注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字锁相环设计源程序

  2. 数字锁相环设计源程序， PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上； 顶层文件是PLL.GDF

  3. 所属分类：专业指导

    • 发布日期：2009-06-06
    • 文件大小：120832
    • 提供者：class125good

  1. 基于 SIMULINK 锁相环设计

  2. 针对实际中锁相环设计复杂性，提出了采用MATLAB 仿真工具箱SIMULINK 对锁相环进行建模和仿真的方法， 优化设计方案。为验证、分析与锁相环跟踪锁定速率相关的因素，借助了 SIMULINK 软件的灵活性、直观性等优点，对 模型进行了多次参数修改和仿真，并测出多组实验数据。得出最佳设计方案。

  3. 所属分类：嵌入式

    • 发布日期：2009-08-17
    • 文件大小：152576
    • 提供者：xiaoxiaoha

  1. 锁相环设计、仿真与应用

  2. 锁相环 设计 仿真 应用 英文版

  3. 所属分类：嵌入式

    • 发布日期：2010-12-10
    • 文件大小：6291456
    • 提供者：amirah

  1. 基于同步旋转坐标变换的三相锁相环设计

  2. 基于同步旋转坐标变换的三相锁相环设计，基于同步旋转坐标变换的三相锁相环设计

  3. 所属分类：C++

    • 发布日期：2011-03-04
    • 文件大小：288768
    • 提供者：zipeng2001

  1. 二级锁相环设计中环路参数的选择

  2. 分析和总结了二阶锁相环设计中选择环路参数的思路。对于采用无 源比例积分滤波器的二阶锁相环的稳定性提出了新的分析方法

  3. 所属分类：电信

    • 发布日期：2011-10-13
    • 文件大小：283648
    • 提供者：xzp279671691

  1. 锁相环设计

  2. 极为方便的锁相环参数设计软件，从ourdev整理收集

  3. 所属分类：硬件开发

    • 发布日期：2012-03-15
    • 文件大小：3145728
    • 提供者：tsichiro

  1. 锁相环设计仿真与应用第六版(英文)

  2. Best仍然是最好的。Roland E.Best博士这本经典参考书《锁相环设计、仿真与应用》也许是世界上使用最为广泛的PLL的参考书。如今,第5版终于面世了,本书系统地讲述了基本的锁相环理论、电路模块和锁相环系统结构以及详细的设计过程。包括锁相环的概况,混合信号锁相环,锁相环频率综合器,高阶锁相环路,混合信号频率综合器的计算机辅助设计和模拟,全数字锁相环,全数字锁相环的计算机辅助设计和仿真,软件锁相环,锁相环在通信中的应用,最先进的商业化集成锁相环,锁相环的参数测试等,涉及到控制理论,通信理论

  3. 所属分类：硬件开发

    • 发布日期：2012-03-25
    • 文件大小：10485760
    • 提供者：naughtywl

  1. 全数字锁相环设计

  2. 全数字锁相环设计，是新型的锁相环设计，应用的基础!

  3. 所属分类：硬件开发

    • 发布日期：2012-04-08
    • 文件大小：453632
    • 提供者：liaojinjiong1

  1. 基于fpga的数字锁相环设计

  2. 基于fpga的数字锁相环设计 毕业设计论文 里面详细的介绍了锁相的概念和全数字锁相环的实现！！

  3. 所属分类：硬件开发

    • 发布日期：2012-12-20
    • 文件大小：446464
    • 提供者：linsheng9731

  1. 基于FPGA的数字锁相环设计

  2. 基于FPGA的数字锁相环设计

  3. 所属分类：硬件开发

    • 发布日期：2013-01-09
    • 文件大小：264192
    • 提供者：chucunda18

  1. 基于dq变换的三相软件锁相环设计

  2. 基于dq变换的三相软件锁相环设计，在电压畸变情况下能获得准确的相位。

  3. 所属分类：C

    • 发布日期：2013-08-25
    • 文件大小：2097152
    • 提供者：mc55i

  1. 锁相环设计、仿真与应用

  2. 锁相环设计、仿真与应用，本书是关于锁相环的设计，仿真与应用

  3. 所属分类：硬件开发

    • 发布日期：2015-06-22
    • 文件大小：18874368
    • 提供者：qq_25714733

  1. 基于FPGA的数字锁相环设计.pdf

  2. 基于FPGA的数字锁相环设计.pdf基于FPGA的数字锁相环设计.pdf基于FPGA的数字锁相环设计.pdf基于FPGA的数字锁相环设计.pdf

  3. 所属分类：硬件开发

    • 发布日期：2009-03-14
    • 文件大小：297984
    • 提供者：zhang01042

  1. ADIsimPLL ADI锁相环设计仿真软件

  2. ADIsimPLL ADI 锁相环设计 仿真软件 win10*64亲测可用 无需官网注册下载

  3. 所属分类：硬件开发

    • 发布日期：2018-03-31
    • 文件大小：9437184
    • 提供者：qq770648116

  1. dspbuilder锁相环设计.rar

  2. 基于DSP Builder三相锁相环设计。一门课程要求需要用Quartus与dspbuilder结合自主选题实现，主要是参数设置方面。

  3. 所属分类：硬件开发

    • 发布日期：2020-05-01
    • 文件大小：8388608
    • 提供者：weixin_39121614

  1. 一种基于FPGA的三相锁相环设计方法

  2. 一种基于FPGA的三相锁相环设计方法，汪志勇，舒泽亮，提出了一种可编程逻辑门阵列(FPGA)实现锁相环的设计方法。介绍了包括鉴相器(PD)、环路滤波器(Loop Filter)和压控振荡器(VCO)等在内的锁相�

  3. 所属分类：其它

    • 发布日期：2020-01-10
    • 文件大小：555008
    • 提供者：weixin_38727798

  1. 基于FPGA的数字锁相环设计.pdf

  2. 基于FPGA的数字锁相环设计.pdf

  3. 所属分类：嵌入式

    • 发布日期：2020-10-10
    • 文件大小：361472
    • 提供者：qq_32944983

  1. 数字锁相环设计步骤

  2. 有关数字锁相环的帖子不断出现，但大多没有讲述其原理。翻开有关锁相环的书总是堆叠着鉴相、同相积分、中相积分、滤波等专用名词。这些概念距离硬件设计实现数字锁相环较远。本文按照数字锁相环设计的步骤，采用手把手的方式讲述设计过程和原理，旨在给数字锁相环初次设计者提供一个思路，缩短开发的时间。附件是用VHDL语言设计的20分频数字锁相环。 　　Div20PLL Port( 　　clock : in std_logic; --80M local clk 　　flow : in std_logic; -

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：65536
    • 提供者：weixin_38750721

  1. 基于Simulink行为仿真的4GHz CMOS电荷泵锁相环设计

  2. 基于Simulink行为仿真的4GHz CMOS电荷泵锁相环设计

  3. 所属分类：其它

    • 发布日期：2021-03-06
    • 文件大小：3145728
    • 提供者：weixin_38706007

  1. 基于FPGA的全数字锁相环设计

  2. 基于FPGA的全数字锁相环设计、电子技术,开发板制作交流

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：206848
    • 提供者：weixin_38704830
« 12 3 4 5 6 7 8 9 10 ... 50 »