注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于门控时钟的电路低功耗设计

  2. 集成电路设计中的低功耗：基于门控时钟的电路低功耗设计

  3. 所属分类：专业指导

    • 发布日期：2009-09-14
    • 文件大小：106496
    • 提供者：fengruof

  1. FPGA亚稳态、多时钟、复位、门控时钟.doc

  2. ( FPGA亚稳态、多时钟、复位、门控时钟.doc ) 本人总结和复制的一些资料，可以帮助对fpga亚稳态、时钟等的理解。

  3. 所属分类：其它

    • 发布日期：2013-04-03
    • 文件大小：453632
    • 提供者：dongyaming0

  1. 门控时钟设计方法学

  2. 门控时钟的设计方法学，适合初学DC的ic设计人员阅读

  3. 所属分类：硬件开发

    • 发布日期：2014-06-19
    • 文件大小：379904
    • 提供者：iorilx

  1. 基于门控时钟的低功耗电路设计方案

  2. 本设计全面讲述了门控时钟的后端实现方法，并提出了一种门控控制项的设置方法，解决了由其引起的时钟偏移问题，对VLSI深亚微米低功耗电路物理层的实现有一定的实用价值。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：307200
    • 提供者：weixin_38683848

  1. Kinetis一个Flash时钟门控引发的“血案”

  2. 到现在还记得当年广大观众调侃吐槽冯小刚的夜宴时网上比较火的一个视频——一个馒头引发的“血案”（估计现在90后00后没看过这个，当时师弟师妹们还在初高中为考大学做准备呢，应该没有机会看个电影啥的，不过也不一定绝对啊），结果最近在调试Kinetis低功耗模式时却遇到了一个Flash时钟门控引发的“血案”，让俺至今dan疼不已啊，久久不能忘怀，呵呵。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：104448
    • 提供者：weixin_38574410

  1. 如何采用有效门控时钟来设计高能效的时序电路

  2. 时序电路(如计数器和寄存器)在现代设计中无处不在。本文以约翰逊计数器为例介绍了如何采用有效门控时钟来设计高能效的时序电路。

  3. 所属分类：其它

    • 发布日期：2020-08-19
    • 文件大小：204800
    • 提供者：weixin_38536576

  1. 基于门控时钟的低功耗电路实现方案

  2. 导读： 集成电路工艺节点的提升带来了芯片集成度的极大提高，同时也导致了功耗的急速增加。另外，市场对电子设备的大量需求使得系统功耗成为系统性能的一个重要指标，功耗的高低成了芯片厂商竞争力的焦点之一，功耗控制与管理已成为绝大多数芯片厂商首要考虑的问题。

  3. 所属分类：其它

    • 发布日期：2020-08-27
    • 文件大小：314368
    • 提供者：weixin_38669618

  1. 基于门控时钟的低功耗时序电路设计

  2. 我们介绍了一款节能设计，即用带有门控时钟的多级可编程约翰逊计数器系统来取代多个时钟分频器，该计数器可提供8至任何偶数值(在本文中为38)的时钟分频因子。下面，我们将探讨实施细节和该技术的优劣。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：280576
    • 提供者：weixin_38656662

  1. 如何采用门控时钟来设计低功耗时序电路

  2. 时序电路(如计数器和寄存器)在现代设计中无处不在。本文以约翰逊计数器为例介绍了如何采用有效门控时钟来设计高能效的时序电路。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：310272
    • 提供者：weixin_38635684

  1. 数字集成电路门控时钟可靠性研究

  2. 在超大规模集成电路设计中，门控时钟技术是最常采用的低功耗设计技术。然而，由于时钟信号的特殊性和敏感性，门控时钟设计极容易造成功能错误、时序恶化和测试覆盖率降低，针对这三方面的风险，提出多种门控时钟的优化技术，包括异步门控时钟的检查和排除、可测性设计中的门控时钟优化技术和门控时钟设计中的时序优化技术，确保在数字集成电路设计过程中门控时钟设计在降低功耗收益最大化的同时，能够规避设计风险，提升电路可靠性。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：379904
    • 提供者：weixin_38502239

  1. 电源技术中的基于门控时钟的低功耗时序电路设计

  2. 在传统设计中，所有计算机运算（算法、逻辑和存储进程）都参考时钟同步执行，时钟增加了设计中的时序电路数量。在这个电池供电设备大行其道的移动时代，为了节省每一毫瓦（mW）的功耗，厂商间展开了残酷的竞争，因此将电路分成多个电源域并根据要求关闭它们，并且在设计每个时序电路的同时节省功耗，这两点至关重要。时序电路（如计数器和寄存器）在现代设计中无处不在。本文以约翰逊计数器为例介绍了如何采用有效门控时钟来设计高能效的时序电路。 　　约翰逊计数器系统，可同步提供多种特殊类型的数据序列，这对于大多数重要应用（

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：300032
    • 提供者：weixin_38672940

  1. 基于门控时钟的低功耗电路设计方案

  2. 本文主要讲述门控时钟技术的具体实现。另外，基于高阈值单元具有较低的功耗，设计采用高阈值单元库。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：283648
    • 提供者：weixin_38739101

  1. 基于门控时钟的低功耗电路实现方案

  2. 集成电路工艺节点的提升带来了芯片集成度的极大提高，同时也导致了功耗的急速增加。另外，市场对电子设备的大量需求使得系统功耗成为系统性能的一个重要指标，功耗的高低成了芯片厂商竞争力的焦点之一，功耗控制与管理已成为绝大多数芯片厂商首要考虑的问题。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：313344
    • 提供者：weixin_38570459

  1. 采用智能时钟门控技术降低动态开关功耗

  2. 时钟门控是一种广为人知的功耗优化方法常用于ASIC 和FPGA设计, 这种方法可减少不必要的开关操作。该方法通常需要设计人员在代码中添加少量逻辑来禁用或取消选择没必要保持使能的顺序组件, 例如寄存器。尽管通过该方法降低动态功耗的效果明显, 但设计人员在手动进行优化时往往面临巨大挑战 　　●若要真正减少设计中不必要的活动, 只有对设计本身有着深人的了解, 而且通常需要对RT L进行大量修改。 　　●目前大多数ASIC 和FPGA设计都整合了最新的、传统的以及第三方IP 电路设计, 但是通常只有

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：159744
    • 提供者：weixin_38734269

  1. 基于门控时钟的低功耗电路实现方案

  2. 摘　要:研究了门控时钟技术在130 nm工艺、基于高阈值标准单元库下的低功耗物理实现方法。详细阐述了多级门控时钟技术的作用机制和参数的设置方法，给出了基于门控时钟的后端实现流程，着重分析了插入门控时钟对时钟偏移的影响并提出解决方案。在中芯国际130 nm工艺下用synop sys公司的DC， IC Comp iler， PT，VCS等工具完成物理实现。在10 M时钟下，总功耗降低22. 6 % ，面积也有所减小。 　　集成电路工艺节点的提升带来了芯片集成度的极大提高，同时也导致了功耗的急速增加

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：244736
    • 提供者：weixin_38628310

  1. EDA/PLD中的赛灵思推出 ISE 12设计套件用智能时钟门控技术

  2. 赛灵思公司（Xilinx, Inc.）日前推出 ISE 12软件设计套件，实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术，将动态功耗降低多达 30%。此外，该新型套件还提供了基于时序的高级设计保存功能、为即插即用设计提供符合 AMBA 4 AXI4 规范的IP支持，同时具备第四代部分重配置功能的直观设计流程，可降低多种高性能应用的系统成本。 　　在为所有 Xilinx:registered: Virtex:registered:-6 和 Spar

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：86016
    • 提供者：weixin_38571453

  1. 基于多核DSP的SDR平台的低功耗门控时钟设计

  2. 随着无线通信系统的飞速发展，具有高性能计算能力的多核DSP已成为SDR（软件定义无线电）平台的重要组成部分。 由于SDR平台对功耗敏感，因此研究集中在SDR平台的低功耗设计上。 遵循SDR应用的基带数字信号处理功能，本文提出了一种数据驱动和任务驱动的门控时钟架构。 可以在适当的时候使用此架构打开和关闭多核DSP中的DSP内核。 实验表明，提出的低功耗门控时钟架构可以为SDR平台中的多核DSP提供有效的低功耗性能。

  3. 所属分类：其它

    • 发布日期：2021-03-15
    • 文件大小：320512
    • 提供者：weixin_38575421

  1. 基于门控时钟的寄存器传输级功耗优化

  2. 基于门控时钟的寄存器传输级功耗优化、电子技术,开发板制作交流

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：181248
    • 提供者：weixin_38642897

  1. 赛灵思推出 ISE 12设计套件用智能时钟门控技术

  2. 赛灵思公司（Xilinx, Inc.）日前推出 ISE 12软件设计套件，实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术，将动态功耗降低多达 30%。此外，该新型套件还提供了基于时序的设计保存功能、为即插即用设计提供符合 AMBA 4 AXI4 规范的IP支持，同时具备第四代部分重配置功能的直观设计流程，可降低多种高性能应用的系统成本。 　　在为所有 Xilinx:registered: Virtex:registered:-6 和 Sparta

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：84992
    • 提供者：weixin_38722944

  1. 基于门控时钟的低功耗时序电路设计

  2. 在传统设计中，所有计算机运算（算法、逻辑和存储进程）都参考时钟同步执行，时钟增加了设计中的时序电路数量。在这个电池供电设备大行其道的移动时代，为了节省每一毫瓦（mW）的功耗，厂商间展开了残酷的竞争，因此将电路分成多个电源域并根据要求关闭它们，并且在设计每个时序电路的同时节省功耗，这两点至关重要。时序电路（如计数器和寄存器）在现代设计中无处不在。本文以约翰逊计数器为例介绍了如何采用有效门控时钟来设计高能效的时序电路。 　　约翰逊计数器系统，可同步提供多种特殊类型的数据序列，这对于大多数重要应用（

  3. 所属分类：其它

    • 发布日期：2021-01-13
    • 文件大小：287744
    • 提供者：weixin_38582719
« 12 3 4 5 6 7 8 9 10 »