注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 阵列乘法器的设计 阵列乘法器的设计

  2. 阵列乘法器的设计阵列乘法器的设计阵列乘法器的设计

  3. 所属分类：其它

    • 发布日期：2009-07-08
    • 文件大小：712704
    • 提供者：qls870228

  1. 阵列乘法器——组成原理课程设计

  2. 乘法器的常规设计是适用“串行移位”和“并行加法”相结合的方法，这种方法并不需要很多器件。然而串行方法毕竟太慢，执行一次乘法的时间至少是执行一次加法时间的n倍，不能满足科学技术对高速乘法所提出的要求。自从大规模集成电路问世以来，高速的单元阵列乘法器应运而生，出现了各种形式的流水线阵列乘法器，它们属于并行乘法器，提供了极快的速度。阵列乘法器采用类似于人工计算的方法进行乘法运算。人工计算方法是用乘数的每一位去乘被乘数，然后将每一位权值对应相加得出每一位的最终结果。如图1.1所示，用乘数的每一位直接去

  3. 所属分类：专业指导

    • 发布日期：2011-01-03
    • 文件大小：1048576
    • 提供者：longxingxueyuan

  1. 各届组成原理课程设计及报告

  2. 各届组成原理课程设计 阵列乘法器的设计 CRC码生成与校验电路的设计 磁记录波形发生器的设计 超前进位加法器的设计 定点原码一位乘法器的设计 海明码生成与校验电路的设计 定点原码两位乘器设计

  3. 所属分类：专业指导

    • 发布日期：2011-01-08
    • 文件大小：8388608
    • 提供者：wo453344

  1. 阵列乘法器的设计

  2. 课设论文，详细介绍了阵列乘法器的设计过程！！！

  3. 所属分类：嵌入式

    • 发布日期：2011-11-02
    • 文件大小：772096
    • 提供者：yanpeifeng2011

  1. 计算机组成原理阵列乘法器

  2. 计算机组成原理阵列乘法器课程设计报告，其中包含了阵列乘法器的详细设计方案和完整的报告

  3. 所属分类：嵌入式

    • 发布日期：2012-01-07
    • 文件大小：751616
    • 提供者：lsn632581085

  1. 4*4位阵列乘法器设计

  2. 4*4位阵列乘法器设计 　用 CPLD 来设计一个 4 ×4 位乘法器，相对于画电路图输入，用 ABEL 语言描述是比较方便的。其算式如下（其中括号中的数字表示在 ABEL 源程序描述中的功能块调用编号）： a3 a2 a1 a0 × b3 b2 b1 b0 ---------------------------------------------------------------------------------------------------------- a3b0(10) a2b

  3. 所属分类：专业指导

    • 发布日期：2013-03-03
    • 文件大小：379904
    • 提供者：nctm1990

  1. 32位浮点阵列乘法器的设计及算法比较

  2. 32位浮点阵列乘法器的设计及算法比较

  3. 所属分类：其它

    • 发布日期：2014-04-18
    • 文件大小：244736
    • 提供者：jingyun546

  1. 074-王楠-计组实验三(阵列乘法器器设计实验).doc

  2. 计算机组成及汇编原理实验报告-----阵列乘法器器设计实验 (1)掌握乘法器的原理及其设计方法。 (2)熟悉CPLD应用设计及EDA软件的使用。

  3. 所属分类：互联网

    • 发布日期：2020-06-03
    • 文件大小：2097152
    • 提供者：m0_46354572

  1. multisim 原码阵列乘法器.ms14

  2. 任务： 1、通过multisim仿真平台，设计一个能计算含符号位的5位阵列乘法器，即内部为一个4×4阵列乘法器，符号位单独处理，如图6所示。 2、输入为两个5位含符号位的原码，输出结果亦是含符号位的原码。 图6 5×5阵列乘法器 要求： 1、能够正确输入两个5位（含符号位）的原码，并进行计算，得到正确的结果。 2、验证结果，输入两个均为原码的数据，验证并得到正确的仿真结果。 3、通过指示灯或者数码管显示为输入和输出的数据。

  3. 所属分类：互联网

    • 发布日期：2020-07-05
    • 文件大小：1048576
    • 提供者：weixin_39444707

  1. 补码阵列乘法器

  2. 1、通过multisim仿真平台设计一个能计算含符号位的4位乘法器，即内部为一个3×3阵列乘法器，符号位单独处理，如图7所示。 2、输入为两个4位含符号位的补码数，输出结果亦是含符号位的数补码。 图7带求补级的阵列乘法器方框图 要求： 1、能够正确输入两个4位（含符号位）的补码，并通过计算得到正确的结果。 2、验证结果，输入两个均为补码的数据，验证并得到正确的仿真结果。 3、通过指示灯或者数码管显示为输入和输出的数据。

  3. 所属分类：互联网

    • 发布日期：2020-07-05
    • 文件大小：1048576
    • 提供者：weixin_39444707

  1. 阵列乘法器的设计与实现.rar

  2. 四位阵列乘法器的原理框图如图1.1所示，X=X1X2X3X4 Y=Y1Y2Y3Y4且X为被乘数的输入端，Y为乘数的输入端，M=M0M1M2M3M4M5M6M7为乘积的输出端。其基本原理是阵列的每一行送入乘数Y的每一位数位，而各行错开，形成的每一斜列则有被乘数X的每一位控制。 四位阵列乘法器的整体设计包含十六个加法器模块，虽然加法器数量多，但内部规则化，标准化程度高。加法器模块中由一个与门和一个全加器构成，由四个与门、两个异或门、一个三端接口的或门构成的全加器为底层设计。 顶层的四位阵列乘法器也

  3. 所属分类：其它

    • 发布日期：2020-07-11
    • 文件大小：378880
    • 提供者：u012429555

  1. 一种无乘法器的DLMS导航抗干扰算法设计

  2. 卫星导航信号具有发射功率弱、信号载波和码元易丢失等特点，很容易受到强信号的压制式干扰。采用自适应天线阵列对导航信号进行抗干扰处理，设计使用适合导航信号的功率倒置算法来实现抗干扰。提出了一种基于CORDIC算法的无乘法器结构的DLMS算法设计，CORDIC算法引入的流水线延迟适用于空时二维DLMS算法，延迟不会影响空时二维DLMS算法的收敛特性及估计误差。详细介绍了CORDIC乘法单元的设计、空时二维DLMS的相关参数的设计，在Simulink上完成了系统的仿真，最后给出了仿真结果，验证了设计的正

  3. 所属分类：其它

    • 发布日期：2020-07-29
    • 文件大小：88064
    • 提供者：weixin_38714910

  1. 20×18位符号定点乘法器的FPGA实现

  2. 在数字信号处理中经常需要进行乘法运算，乘法器的设计对整个器件的性能有很大的影响，在此介绍20×18比特定点阵列乘法器的设计。采用基4-Booth算法和4—2压缩的方案，并采用先进的集成电路工艺，使用SMIC0．18μm标准单元库，提高了乘法器的速度，节省了器件。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：92160
    • 提供者：weixin_38724247

  1. 一种无乘法器的DLMS导航抗干扰算法设计

  2. 卫星导航信号具有发射功率弱、信号载波和码元易丢失等特点，很容易受到强信号的压制式干扰。采用自适应天线阵列对导航信号进行抗干扰处理，设计使用适合导航信号的功率倒置算法来实现抗干扰。提出了一种基于CORDIC算法的无乘法器结构的DLMS算法设计，CORDIC算法引入的流水线延迟适用于空时二维DLMS算法，延迟不会影响空时二维DLMS算法的收敛特性及估计误差。详细介绍了CORDIC乘法单元的设计、空时二维DLMS的相关参数的设计，在Simulink上完成了系统的仿真，最后给出了仿真结果，验证了设计的正

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：833536
    • 提供者：weixin_38750721

  1. EDA/PLD中的20×18位符号定点乘法器的FPGA实现

  2. 摘要：在数字信号处理中经常需要进行乘法运算，乘法器的设计对整个器件的性能有很大的影响，在此介绍20×18比特定点阵列乘法器的设计。采用基4-Booth算法和4-2压缩的方案，并采用先进的集成电路工艺，使用SMIC 0．18 μm标准单元库，提高了乘法器的速度，节省了器件。利用Xilinx FPGA(xc2vp70-6ffl517)对乘法器进行了综合仿真，完成一次乘法运算的时间为15．922 ns，在减少乘法器器件的同时，提高了乘法器的速度，降低了器件的功耗。 　　随着计算机和信息技术的快速发展

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：302080
    • 提供者：weixin_38689824

  1. 单片机与DSP中的带有饱和处理功能的并行乘加单元设计

  2. 摘 要：本文介绍了一种48bit+24bit×24bit带饱和处理的MAC单元设计。在乘法器的设计中，采用改进的booth 算法来减少部分积的数目，用由压缩单元组成的Wallace tree将产生的部分积相加，并将被加数作为乘法器的一个部分积参与到Wallace tree阵列中来完成乘加运算，同时增加了饱和检测和饱和值运算逻辑来实现饱和处理。关键词：booth算法； Wallace tree ；饱和处理；饱和检测图1 饱和MAC结构框图图2 优化后的饱和MAC结构框图引言在一些数字信号

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：69632
    • 提供者：weixin_38611254

  1. 单片机与DSP中的基于16位定点DSP的并行乘法器的设计

  2. 摘要：设计了一种用于16位定点DSP中的片内乘法器。该乘法器采用了改进型Booth算法，使用CSA构成的乘法器阵列，并采用跳跃进位加法器实现进位传递，该设计具有可扩展性，并提出了更高位扩展时应改进型方向。设计时综合考虑了高性能定点DSP对乘法器在面积和速度上的要求，具有极其规整的布局布线。　　关键词： 改进型Booth编码；部分积产生器；阵列乘法器 1 引言　　大多数先进的数字系统为实现高速算术运算都包含有硬件乘法器，例如许多高速单片机微控制器中的算逻运算都使用了硬件并行乘法器。目前广泛应用

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：163840
    • 提供者：weixin_38612811

  1. 4乘4原码阵列乘法器

  2. 任务： 1、通过multisim仿真平台，设计一个能计算含符号位的5位阵列乘法器，即内部为一个4×4阵列乘法器，符号位单独处理，如图6所示。 2、输入为两个5位含符号位的原码，输出结果亦是含符号位的原码。 图6 5×5阵列乘法器 要求： 1、能够正确输入两个5位（含符号位）的原码，并进行计算，得到正确的结果。 2、验证结果，输入两个均为原码的数据，验证并得到正确的仿真结果。 3、通过指示灯或者数码管显示为输入和输出的数据。

  3. 所属分类：Java

    • 发布日期：2020-12-16
    • 文件大小：2097152
    • 提供者：weixin_43556082

  1. 可逆“ ZS”系列门和可逆阵列乘法器的晶体管实现

  2. 为了减少文献中出现的经典可逆全加器中的冗余托夫利门和线交叉，本文提出了一种弗雷德金门的重构结构，称为RF门，相应的量子等效实现和基于本文还设计了CMOS技术和该门的传输晶体管。 借助RF门和基本可逆门（包括NOT门，CNOT门和Toffoli门），我们设计了称为“ ZS”系列门的新型4 x 4可逆门及其相应的电子电路结构。 提出的“ ZS”系列门具有通过单个门在两个有符号数之间以较低功耗进行可逆加法运算的能力。 同时，作为“ ZS”系列门的一种应用，本文还设计了可逆阵列乘法器，以实现有符号乘法。

  3. 所属分类：其它

    • 发布日期：2021-02-24
    • 文件大小：1048576
    • 提供者：weixin_38514805

  1. 20×18位符号定点乘法器的FPGA实现

  2. 摘要：在数字信号处理中经常需要进行乘法运算，乘法器的设计对整个器件的性能有很大的影响，在此介绍20×18比特定点阵列乘法器的设计。采用基4-Booth算法和4-2压缩的方案，并采用先进的集成电路工艺，使用SMIC 0．18 μm标准单元库，提高了乘法器的速度，节省了器件。利用Xilinx FPGA(xc2vp70-6ffl517)对乘法器进行了综合仿真，完成乘法运算的时间为15．922 ns，在减少乘法器器件的同时，提高了乘法器的速度，降低了器件的功耗。 　　随着计算机和信息技术的快速发展，人

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：404480
    • 提供者：weixin_38658405
« 12 3 »