注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 深入理解阻塞赋值和非阻塞赋值pdf

  2. 详细描述了阻塞赋值和非阻塞赋值的区别，一般的教科书都讲到不是很明白，让大家看到云里雾里的，但这个讲义非常不错

  3. 所属分类：专业指导

    • 发布日期：2009-06-18
    • 文件大小：175104
    • 提供者：lemontree925

  1. verilog HDL经典程序实例135例

  2. Verilog HDL程序设计教程》程序例子，带说明。【例 3.1】4 位全加器 【例 3.2】4 位计数器【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序【例 3.5】“与-或-非”门电路【例 5.1】用 case语句描述的 4 选 1 数据选择器【例 5.2】同步置数、同步清零的计数器【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值【例 5.5】用 begin-end 串行块产生信号波形【例 5.6】用 fork-join 并行块产生信号波形【

  3. 所属分类：嵌入式

    • 发布日期：2010-07-23
    • 文件大小：158720
    • 提供者：do622

  1. net学习笔记及其他代码应用

  2. net的最近面试经典试题ASP.NET面试题集合 1. 简述 private、 protected、 public、 internal 修饰符的访问权限。 答 . private : 私有成员, 在类的内部才可以访问。 protected : 保护成员，该类内部和继承类中可以访问。 public : 公共成员，完全公开，没有访问限制。 internal: 在同一命名空间内可以访问。 2 .列举ASP.NET 页面之间传递值的几种方式。 答. 1.使用QueryString, 如....?id=

  3. 所属分类：C#

    • 发布日期：2010-11-16
    • 文件大小：60416
    • 提供者：ztf1988612

  1. 阻塞赋值和非阻塞赋值的区别

  2. 很好的解释了阻塞和非阻塞的区别，其中通过两个例子的解释，可以更好的理解阻塞和非阻塞，尤其是在使用状态机的过程中，有很好的帮助。

  3. 所属分类：其它

  1. 深入理解阻塞和非阻塞赋值

  2. 阻塞和非阻塞赋值是fpga开发设计中的一个难点，如果不理解其中的原理，很容易出错，这个文档很详细的介绍了两者的原理，分析比较了两者的区别和共同点

  3. 所属分类：嵌入式

    • 发布日期：2012-11-22
    • 文件大小：175104
    • 提供者：xianglongnie

  1. 《Java高手真经--编程基础卷：Java核心编程技术》高清完整PDF版

  2. 第1部分 Java开发入门 第1课 Java快速上手 1.1 开始了解Java 1.1.1 Java语言的11个特性 1.1.2 Java语言的构成-JIT.JVM.JRE.JDK 1.1.3 Java虚拟机JVM 1.2 安装Java开发环境 1.2.1 下载JDK 1.2.2 安装JDK和JRE 1.2.3 设置环境变量 1.2.4 学会查找Java帮助和API文档 1.3 开发第一个Java程序-HelloWorld.java 1.3.1 编写Java入门实例HelloWorld.jav

  3. 所属分类：Java

    • 发布日期：2014-02-28
    • 文件大小：200278016
    • 提供者：jsntghf

  1. 疯狂JAVA讲义

  2. 第1章 Java概述 1 1.1 Java语言的发展简史 2 1.2 Java的竞争对手及各自优势 4 1.2.1 C#简介和优势 4 1.2.2 Ruby简介和优势 4 1.2.3 Python的简介和优势 5 1.3 Java程序运行机制 5 1.3.1 高级语言的运行机制 6 1.3.2 Java程序的运行机制和JVM 6 1.4 开发Java的准备 7 1.4.1 安装JDK 8 学生提问：不是说JVM是运行Java程序的虚拟机吗？那JRE和JVM的关系是怎样的呢？ 8 学生提问：为什

  3. 所属分类：Java

    • 发布日期：2014-10-17
    • 文件大小：33554432
    • 提供者：yzzgjw

  1. 《 Verilog HDL 程序设计教程》135例，源码

  2. 《 Verilog HDL 程序设计教程》135例； 。【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行

  3. 所属分类：硬件开发

    • 发布日期：2015-05-27
    • 文件大小：130048
    • 提供者：feng1o

  1. 李刚《疯狂java讲义》PDF版

  2. 《疯狂Java讲义》覆盖了Java的基本语法结构、Java的面向对象特征、Java集合框架体系、Java泛型、异常处理、Java GUI编程、JDBC数据库编程、Java注释、Java的IO流体系、Java多线程编程、Java网络通信编程和Java反射机制。共覆盖了java.awt、java.lang、java.io和java.nio、java.sql、java.text、java.util、javax.swing包下绝大部分类和接口。 目录: 第1章 Java概述 1.1 Java语言的发展

  3. 所属分类：Java

    • 发布日期：2015-12-03
    • 文件大小：37748736
    • 提供者：s1945227880

  1. javaSE代码实例

  2. 第一篇　起步篇 第1章　初识Java　3 1.1　Java简介　3 1.1.1　Java的不同平台　3 1.1.2　Java发展的历程　3 1.1.3　Java的特点　4 1.2　安装开发工具包　5 1.2.1　下载JDK　5 1.2.2　安装JDK　6 1.2.3　安装后Java目录的解读　7 1.3　学会使用API　7 1.4　第一个Java程序　8 1.4.1　开发源代码　8 1.4.2　编译运行　9 1.5　小结　11 第2章　基本数据类型——构建Java 大厦的基础　12 2.1　源

  3. 所属分类：Java

    • 发布日期：2016-06-21
    • 文件大小：6291456
    • 提供者：zuichengyu

  1. 改善Java程序的151个建议_12946976 完整高清.pdf

  2. 句话，喜欢的话请支持纸质书籍，作者写本书不容易，并于24H内删除。 前言 第1章　java开发中通用的方法和准则 　建议1： 不要在常量和变量中出现易混淆的字母 　建议2： 莫让常量蜕变成变量 　建议3： 三元操作符的类型务必一致 　建议4： 避免带有变长参数的方法重载 　建议5： 别让null值和空值威胁到变长方法 　建 议6： 覆写变长方法也循规蹈矩 　建议7： 警惕自增的陷阱 　建议8： 不要让旧语法困扰你 　建议9： 少用静态导入 　建议10： 不要在本类中覆盖静态导入的变量和方法 　

  3. 所属分类：Java

    • 发布日期：2017-11-15
    • 文件大小：15728640
    • 提供者：w271085131

  1. socket入门详解

  2. ocket编程原理 socket编程原理 1 问题的引入 UNIX系统的I/O命令集，是从Maltics和早期系统中的命令演变出来的，其模式为打开一读/写一关闭（open-write-read-close）。在一个用户进程进行I/O操作时，它首先调用“打开”获得对指定文件或设备的使用权，并返回称为文件描述符的整型数，以描述用户在打开的文件或设备上进行I/O操作的进程。然后这个用户进程多次调用“读/写”以传输数据。当所有的传输操作完成后，用户进程关闭调用，通知操作系统已经完成了对某对象的使用。

  3. 所属分类：网络攻防

    • 发布日期：2009-03-01
    • 文件大小：16384
    • 提供者：ymqavfv001

  1. verilog HDL设计进阶练习

  2. 练习一．简单的组合逻辑设计 目的: 掌握基本组合逻辑电路的实现方法。 练习二. 简单时序逻辑电路的设计 目的：掌握基本时序逻辑电路的实现。 练习三. 利用条件语句实现较复杂的时序逻辑电路 目的：掌握条件语句在Verilog HDL中的使用。 练习四. 设计时序逻辑时采用阻塞赋值与非阻塞赋值的区别 目的：1.明确掌握阻塞赋值与非阻塞赋值的概念和区别； 练习五. 用always块实现较复杂的组合逻辑电路 目的: 1.掌握用always实现组合逻辑电路的方法; 练习六. 在Verilog HDL中使

  3. 所属分类：专业指导

    • 发布日期：2009-03-18
    • 文件大小：374784
    • 提供者：langque

  1. verilog HDL经典实例135例

  2. 《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并

  3. 所属分类：嵌入式

    • 发布日期：2009-04-04
    • 文件大小：158720
    • 提供者：ljj0709

  1. Java 最常见的 208 道面试题.pdf

  2. Java 最常见的 208 道面试题以及答案,超级详细!return false: 原来是 String重写了 Object的 equals方法,把引用比较改成了值比较。 总结:=对于基本类型米说是值比较,对于引用类型来说是比较的是引用;而 equals默 认情况下是引用比较,只是很多类重新了 equals方法,比如 String、 nteger等把它变成了 值比较,所以一般情况下 equals比较的是值是否相等。 3.两个对象的 hash Code(相同,则 equals(也一定为true,

  3. 所属分类：Java

    • 发布日期：2019-07-06
    • 文件大小：1048576
    • 提供者：xiaofeivip_top

  1. FPGA中组合逻辑和时序逻辑的区别

  2. 数字电路根据逻辑功能的不同特点，可以分成两大类，一类叫组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（简称时序电路）。 1．组合逻辑概念组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关，不涉及对信号跳变沿的处理，无存储电路，也没有反馈电路。通常可以通过真值表的形式表达出来。 2．组合逻辑的Verilog HDL 描述根据组合逻辑的电路行为，可以得到两种常用的RTL 级描述方式。第一种是always 模块的触发事件为电平敏感信号列表；第二种就是用

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：140288
    • 提供者：weixin_38612648

  1. Verilog阻塞式赋值与非阻塞式赋值的分析

  2. 在Verilog HDL中，有两种过程性赋值方式，即阻塞式（blocking）和非阻塞式（non-blocking）。这两种赋值方式看似差不多，其实在某些情况下却有着根本的区别，如果使用不当，综合出来的结果和你所想得到的结果会相去甚远。本文主要介绍Verilog阻塞式赋值与非阻塞式赋值的分析

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：109568
    • 提供者：weixin_38729336

  1. Verilog中的阻塞赋值和非阻塞复制

  2. 阻塞和非阻塞语句作为verilog HDL语言的最大难点之一，一直困扰着FPGA设计者，即使是一个颇富经验的设计工程师，也很容易在这个点上犯下一些不必要的错误。阻塞和非阻塞可以说是血脉相连，但是又有着本质的差别。理解不清或运用不当，都往往会导致设计工程达不到预期的效果，而其中的错误又很隐晦。下面我给大家谈谈阻塞和非阻塞语句的本质区别和在FPGA设计中的不同运用。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：57344
    • 提供者：weixin_38713057

  1. EDA/PLD中的Verilog HDL阻塞属性探究及其应用

  2. 摘 要：阻塞赋值与非阻塞赋值语句作为verilog HDL语言的最大难点之一，一直困扰着FPGA设计者，而其中的错误又隐晦莫测，理解不透彻会直接导致运用不当，使设计工程达不到预期效果，而排错又相当麻烦。阻塞赋值与非阻塞赋值语句既血脉相连，又有本质的区别。透过原理和实际应用，从不同侧面对阻塞赋值与非阻塞赋值进行剖析，并阐述了阻塞赋值与非阻塞赋值的各自特点及其应用。 　　Verilog HDL中，有两种过程赋值方式，即阻塞赋值（blocking）和非阻塞赋值（nonblocking）。阻塞赋值执行

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：150528
    • 提供者：weixin_38732924

  1. Verilog HDL阻塞属性探究及其应用

  2. 摘 要：阻塞赋值与非阻塞赋值语句作为verilog HDL语言的难点之一，一直困扰着FPGA设计者，而其中的错误又隐晦莫测，理解不透彻会直接导致运用不当，使设计工程达不到预期效果，而排错又相当麻烦。阻塞赋值与非阻塞赋值语句既血脉相连，又有本质的区别。透过原理和实际应用，从不同侧面对阻塞赋值与非阻塞赋值进行剖析，并阐述了阻塞赋值与非阻塞赋值的各自特点及其应用。 　　Verilog HDL中，有两种过程赋值方式，即阻塞赋值（blocking）和非阻塞赋值（nonblocking）。阻塞赋值执行时，

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：176128
    • 提供者：weixin_38568031
« 12 »