注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 降低FPGA功耗的设计技巧

  2. 降低FPGA功耗的设计技巧，很好地学习资料，你值得一看！

  3. 所属分类：硬件开发

    • 发布日期：2013-06-02
    • 文件大小：181248
    • 提供者：u010882690

  1. 降低FPGA功耗的设计技巧和ISE功能分析工具

  2. 新一代FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢?很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等

  3. 所属分类：硬件开发

    • 发布日期：2012-11-01
    • 文件大小：28672
    • 提供者：rainxin0417

  1. 电源设计技巧：DDR内存电源

  2. CMOS逻辑系统的功耗主要与时钟频率、系统内各栅极的输入电容以及电源电压有关。器件形体尺寸减小后，电源电压也随之降低，从而在栅极层大大降低功耗。这种低电压器件拥有更低的功耗和更高的运行速度，允许系统时钟频率升高至千兆赫兹级别。

  3. 所属分类：其它

    • 发布日期：2020-07-23
    • 文件大小：61440
    • 提供者：weixin_38748555

  1. 浅谈降低功耗的设计技巧

  2. 新一代 FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：99328
    • 提供者：weixin_38718262

  1. 降低FPGA功耗的设计技巧

  2. 新一代 FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：101376
    • 提供者：weixin_38723105

  1. 便携产品的更低功耗电路设计技巧

  2. 如今的电子产品是越来越丰富多彩，但是很明显的一个缺陷就是耗电量真心大。一个大点屏幕的智能手机随便几个小时就没电了。所以使得低功耗设计成为当务之急。低功耗设计并不仅仅是为了省电，更多的好处在于降低了热量产生和电磁辐射。那么做到更低功耗的设计呢？下文结合实例为大家讲解！

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：90112
    • 提供者：weixin_38515270

  1. 降低功耗的设计技巧讲解

  2. 使用这些设计技巧和ISE功能分析工具来控制功耗，新一代 FPGA的速度变得越来越快,密度变得越来越高,逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗,这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：100352
    • 提供者：weixin_38590775

  1. 电源技术中的汽车电子系统降压型BUCK 变换器的设计技巧

  2. 摘要：本文主要探讨了降压型BUCK 变换器应用于汽车电子系统时的一些设计技巧。文中详细讨论了在最小稳态输入电压时如何选取最大占空比以及在最大稳态输入电压时如何选取最小占空比的方法。同时还讨论了最大瞬态输入电压的产生的原因以及抑止最大瞬态输入电压的设计方法。最后介绍了计算系统功耗的方法和芯片散热设计的注意事项。 　　目前高频高效的DCDC 变换器在汽车电子系统中的应用越来越多。 　　高的开关频率可以使用较小的功率电感和输出滤除电容，从而在整体上减小的系统的尺寸，提高系统的紧凑性，并降低系统的成

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：302080
    • 提供者：weixin_38593723

  1. 模拟技术中的降低ADC信噪比损失的设计技巧

  2. 在使用模数转换器（ADC）进行设计时，人们很容易错误地认为，缩小输入信号以满足ADC的满量程范围，会造成信噪比（SNR）的明显降低。需要处理宽电压摆幅的系统设计人员对此更是尤为关注。此外，与较高电压供电的ADC相比，低压供电（5V或更低）的ADC更是种类繁多。较高电压供电通常会导致更大的功耗和更复杂的电路板布局（例如，需要更多的去耦电容）。本文将讨论影响SNR损失（由信号缩放引入）的主要因素，如何对其进行定量分析，以及更重要的是：如何把这种影响降至最低。 　　传感器或系统产生的许多信号都是双极

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：122880
    • 提供者：weixin_38737635

  1. 浅谈降低功耗的设计技巧

  2. 新一代FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：102400
    • 提供者：weixin_38529239

  1. 极低待机功耗适配器的设计技巧及应用方案

  2. 电源适配器广泛应用于笔记本电脑、游戏机、打印机、DSL调制解调器和手机等领域，应用规模非常庞大。而从人们的使用习惯来看，这些设备也有相当比例的时间处于轻载或待机(空载)工作模式。因此，“能源之星”等规范标准在致力于提升这些设备所用电源适配器工作能效的同时，也注重提升轻载能效及降低待机能耗。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：229376
    • 提供者：weixin_38545332

  1. EDA/PLD中的降低FPGA功耗的设计技巧和ISE功能分析工具

  2. 新一代FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。       为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗，我们先对功耗做一个简单介绍。       功耗包含两个因素：动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于频率、电压和负载。这三个变量中的每个变量均在您的某种控制之下。

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：117760
    • 提供者：weixin_38649356

  1. 降低功耗的设计技巧

  2. 使用这些设计技巧和ISE功能分析工具来控制功耗 　　新一代FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。 　　为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗，我们先对功耗做一个简单介绍。 　　功耗包含两个因素：动态功耗和静态功耗。 　　动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于频率、电压和负载。

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：138240
    • 提供者：weixin_38745648

  1. 汽车电子中的汽车电子系统降压型DC/DC转换器的设计技巧

  2. 摘    要：本文主要探讨了降压型转换器应用于汽车电子系统时的设计技巧。文中详细讨论了在最小稳态输入电压时如何选取最大占空比，以及在最大稳态输入电压时如何选取最小占空比的方法。还讨论了最大瞬态输入电压的产生原因以及抑止最大瞬态输入电压的方法。最后介绍了计算系统功耗的方法和芯片散热设计的注意事项。关键词：降压型转换器；稳态输入电压；瞬态输入电压；占空比   目前，高频、高效的DC/DC转换器在汽车电子系统中的应用越来越多。高的开关频率可以使用较小的功率电感和输出滤波电容，从而减小系统的体积、提高紧

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：234496
    • 提供者：weixin_38723461

  1. EDA/PLD中的降低FPGA功耗的设计

  2. 使用这些设计技巧和ISE功能分析工具来控制功耗 　　 　　 新一代 FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。 　　 　　为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗，我们先对功耗做一个简单介绍。　　 　　功耗包含两个因素：动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于  频率、电压和

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：105472
    • 提供者：weixin_38707356

  1. 汽车电子系统降压型DC/DC转换器的设计技巧

  2. 摘   要：本文主要探讨了降压型转换器应用于汽车电子系统时的设计技巧。文中详细讨论了在最小稳态输入电压时如何选取最大占空比，以及在最大稳态输入电压时如何选取最小占空比的方法。还讨论了最大瞬态输入电压的产生原因以及抑止最大瞬态输入电压的方法。最后介绍了计算系统功耗的方法和芯片散热设计的注意事项。关键词：降压型转换器；稳态输入电压；瞬态输入电压；占空比目前，高频、高效的DC/DC转换器在汽车电子系统中的应用越来越多。高的开关频率可以使用较小的功率电感和输出滤波电容，从而减小系统的体积、提高紧凑性并降

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：241664
    • 提供者：weixin_38611508

  1. 极低待机功耗适配器的设计技巧及应用方案

  2. 电源适配器广泛应用于笔记本电脑、游戏机、打印机、DSL调制解调器和手机等领域，应用规模非常庞大。而从人们的使用习惯来看，这些设备也有相当比例的时间处于轻载或待机(空载)工作模式。因此，“能源之星”等规范标准在致力于提升这些设备所用电源适配器工作能效的同时，也注重提升轻载能效及降低待机能耗。 　　例如，美国环保署(EPA) 2.0版“能源之星”外部电源规范(简称EPA 2.0)在1.1版基础上进一步提高了能效要求(见表1)，其中Ln为额定输出功率的自然对数。 　　表1：美国环保署“能源之星”外

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：319488
    • 提供者：weixin_38618094

  1. 降低ADC信噪比损失的设计技巧

  2. 在使用模数转换器（ADC）进行设计时，人们很容易错误地认为，缩小输入信号以满足ADC的满量程范围，会造成信噪比（SNR）的明显降低。需要处理宽电压摆幅的系统设计人员对此更是尤为关注。此外，与较高电压供电的ADC相比，低压供电（5V或更低）的ADC更是种类繁多。较高电压供电通常会导致更大的功耗和更复杂的电路板布局（例如，需要更多的去耦电容）。本文将讨论影响SNR损失（由信号缩放引入）的主要因素，如何对其进行定量分析，以及更重要的是：如何把这种影响降至。 　　传感器或系统产生的许多信号都是双极性高

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：216064
    • 提供者：weixin_38737635

  1. 降低FPGA功耗的设计技巧和ISE功能分析工具

  2. 新一代FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。       为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗，我们先对功耗做一个简单介绍。       功耗包含两个因素：动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于频率、电压和负载。这三个变量中的每个变量均在您的某种控制之下。

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：115712
    • 提供者：weixin_38590309

  1. 降低FPGA功耗的设计

  2. 使用这些设计技巧和ISE功能分析工具来控制功耗 　　 　　 新一代 FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。 　　 　　为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗，我们先对功耗做一个简单介绍。　　 　　功耗包含两个因素：动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于  频率、电压和

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：119808
    • 提供者：weixin_38645208
« 12 3 »