从事便携式或手持产品设计的工程师都明白，在如今的设计中，必须要最大限度地降低功耗。但是，只有经验丰富的工程师理解尽可能地延长系统的电池寿命的那些微妙但又重要的细节。本文中我们将重点放在这些经验丰富的专家是如何使用超低功耗的复杂可编程逻辑器件（CPLD），并从他们的嵌入式设计中的I/O子系统节省每个微瓦的方法。

引言 　　从事便携式或手持产品设计的工程师都明白，在如今的设计中，必须要最大限度地降低功耗。但是，只有经验丰富的工程师理解尽可能地延长系统的电池寿命的那些微妙但又重要的细节。本文中我们将重点放在这些经验丰富的专家是如何使用超低功耗的复杂可编程逻辑器件（CPLD），并从他们的嵌入式设计中的I/O子系统节省每个微瓦的方法。 　　1 嵌入式工程师青睐的器件CPLD 　　尽管在最先进的新兴应用中它们特别受欢迎，CPLD的成本低，体积小和低功耗的特性使他们成为几乎所有的手持式或便携式设计的首选。在这

用作I/O的扩展器件时，像ispMACH 4000ZE这样的CPLD器件（图1）给予简单的嵌入式处理器额外的信号线和处理功能，他们能够支持显示器、按钮、发光二极管，串行或并行I/O，或存储接口。设计人员还经常利用它们作为设计中通用处理器和更多的专业芯片组之间的缓冲，还能用于其他的应用，如智能手机、GPS系统，远程工业传感器和数码摄像机。

Altera公司宣布推出新的零功耗MAXIIZCPLD进一步扩展了其低功耗可编程逻辑解决方案产品组合，该器件是专门针对解决便携式应用市场的功耗、封装和价格限制而设计开发的。和相竞争的传统宏单元CPLD相比，MAXIIZ器件具有6倍的密度和3倍的I/O资源优势，以相同甚至更低的功耗满足了设计人员对各种功能的需求，同时大大降低了电路板面积。MAXIIZ器件为流行的CPLD系列增加了零功耗和超小型封装型号，使手持式设备和其他便携式应用能够充分发挥CPLD的诸多优势——包括灵活性、产品快速面市以及电路板