注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 用VHDL语言实现的除法器，里面含有实现的原理方法报告！

  2. 用VHDL语言实现的除法器，里面含有实现的原理方法报告！ 适合对除法器陌生的朋友！

  3. 所属分类：专业指导

    • 发布日期：2009-05-14
    • 文件大小：50176
    • 提供者：franfli

  1. 计算机组成原理课程设计阵列除法器的设计

  2. 阵列除法器是一种并行运算部件，采用大规模集成电路制造，与早期的串行除法器相比，阵列除法器不仅所需的控制线路少，而且能提供令人满意的高速运算速度。阵列除法器有多种形式，如不恢复余数阵列除法器、补码阵列除法器等等本实验设计的是加减交替阵列除法器。

  3. 所属分类：制造

  1. 五位除法器（eda课程设计）

  2. 课程设计，做的五位除法器，望指教。EDA可是很有前景的技术哦~

  3. 所属分类：专业指导

    • 发布日期：2010-05-15
    • 文件大小：570368
    • 提供者：airy0912

  1. 8位除法器的毕业设计

  2. 本课题的来源是基于超高速集成电路硬件描述语言（VHDL）及MAX + Plus II软件开发工具的进行模拟仿真的8位除法器，该除法器用于实现8位的除法运算。

  3. 所属分类：嵌入式

    • 发布日期：2010-05-16
    • 文件大小：438272
    • 提供者：wuxiaodong1

  1. COP2000实现乘法器和除法器

  2. COP2000实现乘法器和除法器，课程设计完成版，欢迎下载

  3. 所属分类：其它

    • 发布日期：2011-01-07
    • 文件大小：598016
    • 提供者：sxflyaway

  1. vhdl的8位除法器

  2. 用vhdl编写的八位除法器，并行除法器，校园图书馆的文档

  3. 所属分类：硬件开发

    • 发布日期：2012-03-22
    • 文件大小：188416
    • 提供者：huanongkou

  1. EDA除法器设计

  2. 除法器，在EDA试验中用FPGA实现的。

  3. 所属分类：硬件开发

  1. Verilog写的浮点除法器

  2. 用Verilog写的浮点除法器，作为初学者的参考文件！

  3. 所属分类：其它

    • 发布日期：2013-09-18
    • 文件大小：68608
    • 提供者：xsx669

  1. 移位除法器

  2. verilog写的移位除法器，最简单的除法器，没有任何优化

  3. 所属分类：其它

    • 发布日期：2014-08-23
    • 文件大小：6144
    • 提供者：kudo1017

  1. 并行/串行除法器

  2. 并行/串行除法器，又叫做迭代除法，得出商和余数，可以高速运行，完成时间由数据位宽决定

  3. 所属分类：其它

    • 发布日期：2017-10-17
    • 文件大小：2048
    • 提供者：jiuzhangzi

  1. VHDL 的四位二进制除法器的实现程序代码

  2. 除法器可以直接改变范围变换多位除法器，可以在数码管显示输入输出的数值！

  3. 所属分类：硬件开发

    • 发布日期：2017-10-31
    • 文件大小：851
    • 提供者：wen390729708

  1. 4位定点除法器EDA verilog HDL 源代码

  2. 4位定点除法器，32位的写法也一样，希望verilog HDL 高手指点，初学者参考吧

  3. 所属分类：专业指导

    • 发布日期：2009-01-20
    • 文件大小：207872
    • 提供者：u012596983

  1. 32位verilog 除法器

  2. Verilog hdl 语言编写的32位除法器，使用状态机，实现有符号和无符号

  3. 所属分类：其它

    • 发布日期：2018-01-18
    • 文件大小：3072
    • 提供者：zyfzjuer

  1. verilog用减法实现可综合除法器

  2. 用verilog实现除法器，减少对timing的影响，用减法实现。适合初学者。

  3. 所属分类：硬件开发

    • 发布日期：2018-10-04
    • 文件大小：427008
    • 提供者：jinbooo

  1. NUC029LAN代替M0516，硬件除法器，2.5-5.5V，50MHz Cortex-M0,4KB的SRAM，64KB的Flash,4KB的LDOROM-TRM_NUC029_Series_EN_Rev1.02.pdf

  2. NUC029LAN代替M0516，硬件除法器，2.5-5.5V，50MHz Cortex-M0,4KB的SRAM，64KB的Flash,4KB的LDOROM-TRM_NUC029_Series_EN_Rev1.02.pdf

  3. 所属分类：其它

    • 发布日期：2019-09-03
    • 文件大小：6291456
    • 提供者：weixin_38744375

  1. NUC029LAN代替M0516，硬件除法器，2.5-5.5V，50MHz Cortex-M0,4KB的SRAM，64KB的Flash,4KB的LDOROM-DS_NUC029_Series_EN_Rev1.02.pdf

  2. NUC029LAN代替M0516，硬件除法器，2.5-5.5V，50MHz Cortex-M0,4KB的SRAM，64KB的Flash,4KB的LDOROM-DS_NUC029_Series_EN_Rev1.02.pdfnovo。n NUC029 5.5.2 Features 50 5.6 External Bus Interface(EBI)(NUCO29LAN Only) 51 5.6.1 Overview ∴51 5.6.2 Features 51 5.7 General Purpose

  3. 所属分类：其它

    • 发布日期：2019-09-03
    • 文件大小：1048576
    • 提供者：weixin_38744270

  1. NUC029LAN代替M0516，硬件除法器，2.5-5.5V，50MHz Cortex-M0,4KB的SRAM，64KB的Flash,4KB的LDOROM-PB_NUC029_Series_EN_Rev1.02.pdf

  2. NUC029LAN代替M0516，硬件除法器，2.5-5.5V，50MHz Cortex-M0,4KB的SRAM，64KB的Flash,4KB的LDOROM-PB_NUC029_Series_EN_Rev1.02.pdfnuvT。n NUC029 TM May18,2015 Page 3 of 19 Rev 1.02 nuvT。n NUC029 May18,2015 Page 4 of 19 Rev 1.02 nuvT。n NUC029 NuMicro tm Additionally, th

  3. 所属分类：其它

    • 发布日期：2019-09-03
    • 文件大小：596992
    • 提供者：weixin_38744207

  1. Verilog打造除法器驱动数码管（下）

  2. 上次讲到了如何利用自制的除法器，来驱动数码管的基本方法，这次让他支持负数显示，并让其“动起来”做一个“倒计时器”。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：50176
    • 提供者：weixin_38662089

  1. FPGA 64位除法器(Verilog)

  2. 使用verilog语言，通过移位减方式实现64位除以32位数据的除法器，所需资源少，运算速度约64个时钟周期，可方便的自动修改运算位数

  3. 所属分类：嵌入式

    • 发布日期：2020-12-02
    • 文件大小：1024
    • 提供者：XingouChen

  1. 量子点元胞自动机中非恢复二进制阵列除法器的设计

  2. 自1993年以来，量子点细胞自动机（QCA）是下一代计算机的有前途的候选纳米技术，吸引了全世界研究人员的兴趣。分频器是算术逻辑单元的主要组成部分，对算术逻辑单元产生了显着影响。中央处理器的性能。 除法器中使用最广泛的算法是非还原除法器，但尚无文献报道基于QCA的非还原除法器的实现。 本文介绍了QCA中的非还原二进制数组除法器的设计，并使用QCA Designer软件验证了其有效性。 与现有的恢复分配器相比，提出的非恢复分配器具有节省时间的优点并且易于控制。

  3. 所属分类：其它

    • 发布日期：2021-03-26
    • 文件大小：518144
    • 提供者：weixin_38656395
« 12 3 4 5 6 7 8 9 10 »