注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 4位定点除法器EDA+verilog+HDL+源代码.rar

  2. 4位定点除法器EDA+verilog+HDL+源代码.rar

  3. 所属分类：专业指导

    • 发布日期：2009-11-11
    • 文件大小：207872
    • 提供者：lizhigang_ok

  1. 12位除法器 EDA

  2. 这个程序是用CPLD编写的程序，12位除法器

  3. 所属分类：硬件开发

    • 发布日期：2009-12-19
    • 文件大小：717824
    • 提供者：hjl198833

  1. 五位除法器（eda课程设计）

  2. 课程设计，做的五位除法器，望指教。EDA可是很有前景的技术哦~

  3. 所属分类：专业指导

    • 发布日期：2010-05-15
    • 文件大小：570368
    • 提供者：airy0912

  1. EDA五位除法器的设计报告（含完整源程序）

  2. 完整的EDA五位除法器设计（含源程序），直接运行就可以。

  3. 所属分类：其它

    • 发布日期：2011-11-22
    • 文件大小：270336
    • 提供者：bitou0410

  1. EDA除法器设计

  2. 除法器，在EDA试验中用FPGA实现的。

  3. 所属分类：硬件开发

  1. Ewb5.12电子电路仿真软件中文版含200实例及中文教程

  2. Ewb5.12电子电路仿真软件中文版含200实例及中文教程 文件 列表 │ 100进制递减计数器.ewb │ 14计数器子电路.ewb │ 16计算器.ewb │ 24或12进制加法计数.ewb │ 24或12进制加法计数子电路.ewb │ 2d限幅.ewb │ 2m振荡电路.ewb │ 4位加法器.ewb │ 50hz陷波器.ewb │ 555-1多谐振荡器.ewb │ 555fm电路.ewb │ 555单稳态电路.ewb │ 555多谐振荡电路.ewb │ 555定时报警器.ewb │ 5

  3. 所属分类：专业指导

    • 发布日期：2015-10-21
    • 文件大小：9437184
    • 提供者：freedom366

  1. 4位定点除法器EDA verilog HDL 源代码

  2. 4位定点除法器，32位的写法也一样，希望verilog HDL 高手指点，初学者参考吧

  3. 所属分类：专业指导

    • 发布日期：2009-01-20
    • 文件大小：207872
    • 提供者：u012596983

  1. 五位除法器 EDA

  2. 两个五位数相除的整数除法器。用发光二极管显示输入数值，用7 段显示器显示结果十进制结果。

  3. 所属分类：硬件开发

    • 发布日期：2018-02-11
    • 文件大小：217088
    • 提供者：xiaosidi

  1. 4位除法器vhdl程序

  2. VHDL全名Very-High-Speed Integrated Circuit Hardware Descr iption Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。 VHDL和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：26624
    • 提供者：weixin_38600432

  1. EDA/PLD中的基于Verilog计算精度可调的整数除法器的设计

  2. 0 引 言 　　除法器是电子技术领域的基础模块，在电子电路设计中得到广泛应用。目前，实现除法器的方法有硬件实现和软件实现两种方法。硬件实现的方法主要是以硬件的消耗为代价，从而有实现速度快的特点。用硬件的方法来实现除法器的研究很多，如利用微处理器实现快速乘除法运算，FPGA实现二进制除法运算，模拟除法器等；而通过软件实现的除法器算法，可以大大提高器件的工作频率和设计的灵活性，可以从总体上提高设计性能，而设计高效实用的算法是除法器的关键，故除法器的算法研究成为现今热点。 　　目前，软件方面主要是

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：140288
    • 提供者：weixin_38678796