1)通过对每次旋转的角度分析，减少了反正 切函数表的容量和流水线的级数，降低了系统的资源消耗；2)减少了 系统迭代时对反正切函数表的访问次数，提高了系统的运算速度；3) 简化了校正因子的运算；4)利用三角函数的对称性，将输入角度的范 围扩大到一个完整的周期；5)提出了以现场可编程门阵列(Field Programmable GateArray，FPGA)为平台的硬件设计实现方案，采用 超高速集成电路硬件描述语言(VHSIC Hardware Descr iption Language，VHDL

为全国电子设计大赛做准备，所有的方案自己用过。内容设计峰值检波，AD和DA转换模块等等。

基于模块化虚拟仪器的设计思想，设计出一种以VIIS-EM平台为核心，以LabVIEW为工具进行图形化编程的虚拟数字集成电路测试仪，并论述了其实现方案。重点分析了硬件电路的搭建思路和软件的控制流程，最后给出虚拟数字集成电路测试仪的测试结果。