注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 非阻塞算法之FIFO

  2. 多线程环境下,一般通过锁来同步访问共享资源;非阻塞算法不需要锁实现共享资源的访问.可以在本资源提供的算法基础上实现需要的算法.

  3. 所属分类：其它

    • 发布日期：2009-07-06
    • 文件大小：25600
    • 提供者：banw1967

  1. 基于FPGA的非对称同步FIFO设计

  2. 基于FPGA的非对称同步FIFO设计

  3. 所属分类：硬件开发

    • 发布日期：2008-01-17
    • 文件大小：244736
    • 提供者：pilipili

  1. s3c44b0x模拟器realboard v1.0 (内含djyos国产操作系统演示)

  2. 最新下载 : http://www.hugacy.com/read.php?tid=79 rbs3c44b0.exe是realboard S3C44B0x开发板模拟器，目前能够支持的外设，基本上覆盖了s3c44b0x的所有功能： 1. 6个时钟和一个看门狗 2. 中断控制器，支持时钟/看门狗中断，串口收发中断，DMA中断，IIC中断等 3. 串口(Demo版本仅支持UART0)，包括FIFO模式和非FIFO模式，及BDMA模式 4. 4通道DMA 5. 电源管理(PWM) 6. Nand/No

  3. 所属分类：C

    • 发布日期：2010-09-09
    • 文件大小：308224
    • 提供者：lxzhg

  1. s3c2440模拟器realboard v1.1(内含优龙开发板测试演示)

  2. 最新下载 ： http://www.hugacy.com/read.php?tid=11 rbs3c2440.exe是S3C2440开发板模拟器realboard v1.1，目前能够支持的外设，基本上覆盖了s3c2440的所有功能： 1. 5个时钟和一个看门狗 2. 中断控制器，支持时钟/看门狗中断，串口收发中断，IIC中断等 3. 串口(Demo版本仅支持UART0和UART1)，包括FIFO模式和非FIFO模式 4. IIC控制器 5. 电源管理(PWM) 6. Nand/Nor Flas

  3. 所属分类：C

    • 发布日期：2010-11-30
    • 文件大小：726016
    • 提供者：lxzhg

  1. s3c2440模拟器realboard v1.1.1(内含rt-thread+GUI演示)

  2. 最新版本下载链接：http://www.hugacy.com/read.php?tid=2 rbs3c2440.exe(windows版本)是S3C2440开发板模拟器realboard v1.1.1，目前能够支持的外设，覆盖s3c2440的基本功能： 1. 5个时钟和一个看门狗 2. 中断控制器，支持时钟/看门狗中断，串口收发中断，IIC中断等 3. 串口(Demo版本仅支持UART0和UART1)，包括FIFO模式和非FIFO模式 4. IIC控制器 5. 电源管理(PWM) 6. Nan

  3. 所属分类：C

    • 发布日期：2010-12-22
    • 文件大小：3145728
    • 提供者：lxzhg

  1. fifo的verilog底层调用

  2. 介绍了利用altera原语进行fifo调用而非ip wizard的方法

  3. 所属分类：硬件开发

    • 发布日期：2012-10-01
    • 文件大小：198656
    • 提供者：nanpodutianyi

  1. Altera FIFO开发资料

  2. altera_ug_fifo.pdf audio_dac_fifo.rar FIFO中文应用笔记.pdf FIFO基础知识.doc FPGASoPC软硬件协同设计纵横谈.pdf FPGA的VGA视频输出工程文件// freedev_vga FPGA的VGA视频输出工程文件.rar FreeDev FPGA音频开发环境和平台构建.pdf Nios系统基础上的UItra DMA数据传输模式.doc SD_Card_Audio// Audio_DAC_FIFO_altera的ip核 DE2_SD_C

  3. 所属分类：硬件开发

    • 发布日期：2013-07-26
    • 文件大小：12582912
    • 提供者：originator

  1. TI DSP 28335 串口非FIFO中断接收程序

  2. TI DSP 28335 串口 非FIFO 中断接收程序 打开后在工程添加文件中的comm_2int_bytes.c文件即可。 该文件已经本人调试成功可用。

  3. 所属分类：C

    • 发布日期：2015-11-29
    • 文件大小：773120
    • 提供者：u012372684

  1. 基于VHDL和FPGA的非对称同步FIFO设计实现

  2. 为了提高效率和降低系统设计的难度，本文采用VHDL描述语言，充分利用Xilinx公司Spartan II FPGA的系统资源，设计实现了一种非对称同步FIFO，它不仅提供数据缓冲，而且能进行数据总线宽度的转换。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：183296
    • 提供者：weixin_38631329

  1. 模拟技术中的异步FIFO的设计与实现

  2. FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。 　　当数据从一个时钟驱动的模块进入另一个时钟驱动的模块时，未读走数据有可能被新数据覆盖，因而导致数据丢失。为了解决这个问题，就必须增加一些控制信号和状态信号，控制信号如pusb、pop，状态信号。 　　

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：79872
    • 提供者：weixin_38717359

  1. 基于VHDL和FPGA的非对称同步FIFO设计实现

  2. 基于VHDL和FPGA的非对称同步FIFO设计实现,FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：75776
    • 提供者：weixin_38650379

  1. 基于FPGA的非对称同步FIFO设计

  2. FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但是由于目前同步FIFO器件的输入与输出数据总线宽度相等，不能满足这种应用，因此通常采用输入与输出数据总线宽度均为8位的同步FIFO作为它们之间的数据缓冲，并对MCU数据总线的高8位采用软件进行屏蔽，或是在同步FIFO外围增加数据锁存器及逻辑控制器件的方法解决。为了提高效率和降低系统

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：68608
    • 提供者：weixin_38562026

  1. 使用互斥锁和共享内存实现的非阻塞FIFO

  2. 使用互斥锁和共享内存实现的非阻塞FIFO，另外代码中有包含信号量的实现。个人测试稳定，有一些注释，一起学习。如有问题，欢迎讨论。

  3. 所属分类：Linux

    • 发布日期：2020-11-05
    • 文件大小：6144
    • 提供者：qq_35378417

  1. 用FIFO设计A/D与DSP之间的接口

  2. 摘要：在采用CCD对非透明薄板厚度的测量系统设计中，采用高速A/D和DSP等器件进行电路设计可以确定CCD的像点位置。由于Ａ／Ｄ转换器的采样速率和ＤＳＰ的工作时钟频率相差非常大，为了提高DSP的工作效率，避免数据丢失和控制方便，采用小容量的FIFO作为两者之间的接口可以产生很好的效果。 关键词：A/D；DSP；FIFO１　前言在使用ＣＣＤ对非透明薄板厚度的测量系统设计中，笔者采用高速Ａ／Ｄ和ＤＳＰ等器件设计信号采集和处理电路来确定ＣＣＤ的像点位置。其具体电路如图１所示，该信号采集和处理电路

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：68608
    • 提供者：weixin_38725450

  1. ZooKeeper实现分布式FIFO队列

  2. 文章介绍了如何整合虚拟化和Hadoop，让Hadoop集群跑在VPS虚拟主机上，通过云向用户提供存储和计算的服务。现在硬件越来越便宜，一台非品牌服务器，2颗24核CPU，配48G内存，2T的硬盘，已经降到2万块人民币以下了。这种配置如果简单地放几个web应用，显然是奢侈的浪费。就算是用来实现单节点的hadoop，对计算资源浪费也是非常高的。对于这么高性能的计算机，如何有效利用计算资源，就成为成本控制的一项重要议题了。通过虚拟化技术，我们可以将一台服务器，拆分成12台VPS，每台2核CPU，4G内

  3. 所属分类：其它

    • 发布日期：2021-02-26
    • 文件大小：182272
    • 提供者：weixin_38657376

  1. 异步FIFO设计

  2. 摘要：本文介绍如何应用美国QUICKLOGIC公司的QUICKRAM器件设计高速、高可靠异步FIFO（AsynchronousFIFO）。  关键词：异步FIFO   异步FIFO广泛地用于计算机网络工业中进行非同步数据传送，这里的非同步指按一种速率发送而按另一速率接收。因此异步FIFO有两个不同的时钟，一个为读同步时钟，一个为写同步时钟。   当数据从一个时钟驱动的模块进入另一个时钟驱动的模块时，一个需仔细解决的问题就出现了。例如当写时钟比读时钟快时，未读走数据有可能被新数据覆盖，因而导致数据

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：69632
    • 提供者：weixin_38720653

  1. 基于FPGA的非对称同步FIFO设计

  2. 本文在分析了非对称同步FIFO的结构特点及其设计难点的基础上，采用VHDL描述语言，并结合FPGA，实现了一种非对称同步FIFO的设计。　　关键词：非对称同步FIFO；VHDL；FPGA；DLL；BlockRAM　　引言　　FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但是由于目前同步FIFO器件的输入与输出数据总线宽度相等，不

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：79872
    • 提供者：weixin_38727453

  1. 用ADC实现非标准方波信号的频幅同测

  2. 针对原测试非标准方波方波信号幅度和频率的测量电路分离的缺点，采取用PC104控制高速ADC和高速FIFO对非标准方波信号进行测量，配合一定的软件算法，可同时测得被测信号的频率和幅度值。通过对信号发生器输出的非标准方波的实际测量，证明了所述方法的正确性与可行性，该方法可避免传统测试方法中测量电路复杂且分离，测试方法不能统一的缺点。可用于工程应用中需要同时测量信号频率和幅度的测试系统，有效提高测量效率。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：517120
    • 提供者：weixin_38631331

  1. ZooKeeper实现分布式FIFO队列

  2. 文章介绍了如何整合虚拟化和Hadoop，让Hadoop集群跑在VPS虚拟主机上，通过云向用户提供存储和计算的服务。现在硬件越来越便宜，一台非品牌服务器，2颗24核CPU，配48G内存，2T的硬盘，已经降到2万块人民币以下了。这种配置如果简单地放几个web应用，显然是奢侈的浪费。就算是用来实现单节点的hadoop，对计算资源浪费也是非常高的。对于这么高性能的计算机，如何有效利用计算资源，就成为成本控制的一项重要议题了。通过虚拟化技术，我们可以将一台服务器，拆分成12台VPS，每台2核CPU，4G内

  3. 所属分类：其它

    • 发布日期：2021-01-30
    • 文件大小：182272
    • 提供者：weixin_38688956

  1. 异步FIFO的设计与实现

  2. FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。 　　当数据从一个时钟驱动的模块进入另一个时钟驱动的模块时，未读走数据有可能被新数据覆盖，因而导致数据丢失。为了解决这个问题，就必须增加一些控制信号和状态信号，控制信号如pusb、pop，状态信号。 　　

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：71680
    • 提供者：weixin_38633475
« 12 3 4 5 6 7 8 »