针对目前移动存储设备大量的失泄密事件，提出了一种适用于移动安全存储设备的密码SoC设计方案，并在FPGA开发板上进行了验证。该SoC集成自主设计的安全协处理器，能够支持多种密码算法。介绍了NAND Flash控制器的设计方案，并在此基础上提出了高速存取技术。基于FPGA的测试结果表明，该SoC能够有效完成多种密码操作，具有较高的数据吞吐率。基于SMIC 0.18 μm工艺综合后的结果显示，工作频率能够达到100 MHz，面积约为250万门。