在分析 PCI Express 3.0 总线物理层协议的基础上，提出一种实现扰频器和去扰频器的设计方案。利用可综合Verilog HDL 语言在 Vivado 平台下完成电路的设计综合并下载到 FPGA 开发板进行测试与验证。验证结果表明，设计满足PCI Express 3.0总线物理层的要求，占用逻辑资源少，可应用到总线物理层的总体设计中。