注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. megal16数据手册

  2. 产品特性 • 高性能、低功耗的 8 位 AVR® 微处理器 • 先进的RISC结构 – 131 条指令 – 大多数指令执行时间为单个时钟周期 –32 个8 位通用工作寄存器 – 全静态工作 – 工作于16 MHz 时性能高达16 MIPS – 只需两个时钟周期的硬件乘法器 • 非易失性程序和数据存储器 – 16K 字节的系统内可编程 Flash 擦写寿命: 10,000 次 – 具有独立锁定位的可选Boot 代码区 通过片上Boot 程序实现系统内编程 真正的同时读写操作 – 512 字节的E

  3. 所属分类：Flash

    • 发布日期：2009-05-06
    • 文件大小：2097152
    • 提供者：wjflove60

  1. Mega16单片机中文资料

  2. Mega16单片机中文资料 产品特性 • 高性能、低功耗的 8 位 AVR® 微处理器 • 先进的RISC结构 – 131 条指令 – 大多数指令执行时间为单个时钟周期 –32 个8 位通用工作寄存器 – 全静态工作 – 工作于16 MHz 时性能高达16 MIPS – 只需两个时钟周期的硬件乘法器 • 非易失性程序和数据存储器 – 16K 字节的系统内可编程 Flash 擦写寿命: 10,000 次 – 具有独立锁定位的可选Boot 代码区 通过片上Boot 程序实现系统内编程 真正的同时读

  3. 所属分类：硬件开发

    • 发布日期：2009-08-26
    • 文件大小：2097152
    • 提供者：A281229961

  1. ATmega16说明书

  2. 高性能、低功耗的 8 位AVR® 微处理器 • 先进的RISC 结构 – 131 条指令 – 大多数指令执行时间为单个时钟周期 – 32个8 位通用工作寄存器 – 全静态工作 – 工作于16 MHz 时性能高达16 MIPS – 只需两个时钟周期的硬件乘法器 • 非易失性程序和数据存储器 – 16K 字节的系统内可编程Flash 擦写寿命: 10,000 次 – 具有独立锁定位的可选Boot 代码区 通过片上Boot 程序实现系统内编程 真正的同时读写操作 – 512 字节的EEPROM 擦写

  3. 所属分类：Flash

    • 发布日期：2009-08-29
    • 文件大小：2097152
    • 提供者：longyunjiu

  1. S12的ECT详解，增强型捕捉定时器

  2. Freescale S12 ECT模块详解，一个16位向上带可编程预分频的主计数器. 一个16位的带可编程预分频的模数向下计数器 8个独立的定时器通道，每个通道具备输入捕捉和输出比较功能 4个8位脉冲累加器，也可设置成2个16位脉冲累加器. 通过对寄存器编程可以实现不同的功能

  3. 所属分类：其它

    • 发布日期：2009-10-27
    • 文件大小：377856
    • 提供者：wonsame

  1. AVR-ATmega16单片机

  2. 产品特性 • 高性能、低功耗的 8 位AVR® 微处理器 • 先进的RISC 结构 – 131 条指令 – 大多数指令执行时间为单个时钟周期 – 32个8 位通用工作寄存器 – 全静态工作 – 工作于16 MHz 时性能高达16 MIPS – 只需两个时钟周期的硬件乘法器 • 非易失性程序和数据存储器 – 16K 字节的系统内可编程Flash 擦写寿命: 10,000 次 – 具有独立锁定位的可选Boot 代码区 通过片上Boot 程序实现系统内编程 真正的同时读写操作 – 512 字节的EE

  3. 所属分类：Flash

    • 发布日期：2009-11-01
    • 文件大小：2097152
    • 提供者：yu779392

  1. TMS320x280x DSP ADC 模数转换器 参考指南 中文

  2. 目录......................................................................... 3 序言......................................................................... 7 1 模数转换器(ADC) ......................................................... 11 1.1 功能.............

  3. 所属分类：硬件开发

    • 发布日期：2009-11-06
    • 文件大小：504832
    • 提供者：LYIMO

  1. 预白化滤波器及其功率谱估计分 析

  2. 预 白化滤波器的两种实现方法，进一步分 析 了频域 方法 中对 于功率 谱估计 的要求，对几 种功率谱估计方法进行 了 比较。

  3. 所属分类：专业指导

    • 发布日期：2009-12-14
    • 文件大小：154624
    • 提供者：wxgzf

  1. 倍频和分频 预分频和后分频

  2. 倍频和分频 预分频和后分频，详细讲解了他们的关系与区别，很好的资源哦...对于编写单片机和DSP有很大帮助哦...

  3. 所属分类：硬件开发

    • 发布日期：2013-03-03
    • 文件大小：17408
    • 提供者：qunlangzhishou

  1. 8位PWM，最高使用8位PWM

  2. 8位PWM，有8位预分频，能够随机读写pPWM设定值和分频系数，最高使用频率为20MHz,可以产生305Hz到78KHz的PWM波形

  3. 所属分类：专业指导

    • 发布日期：2008-11-12
    • 文件大小：34816
    • 提供者：vinsonsu

  1. 射频锁相环型频率合成器的CMOS 实现

  2. 本论文实现了一个射频锁相环型频率合成器,它集成了压控振荡器、双模预分频器、鉴频鉴相器、电荷 泵、各种数字计数器、数字寄存器和控制电路以及与基带电路的串行接口

  3. 所属分类：专业指导

    • 发布日期：2009-04-15
    • 文件大小：88064
    • 提供者：qoo3qoo

  1. 独立看门狗程序代码

  2. #include "wdg.h" void IWDG_Init(u8 prer,u16 rlr) { IWDG_WriteAccessCmd(IWDG_WriteAccess_Enable); //使能对寄存器IWDG_PR和IWDG_RLR的写操作 IWDG_SetPrescaler(prer); //设置IWDG预分频值:设置IWDG预分频值为64 IWDG_SetReload(rlr); //设置IWDG重装载值 IWDG_ReloadCounter(); //按照IWDG重装载寄存器的

  3. 所属分类：C

    • 发布日期：2018-11-05
    • 文件大小：649
    • 提供者：qq_43399754

  1. 无线局域网射频前端VCO及高速双模预分频器设计

  2. 论述了一种应用于802.11a无线局域网射频前端高速频率合成器中两个关键模块的设计: 负阻LC压控振荡器(VCO)与高速双模分频器(DMP)的射频全芯片集成。采用0.18um CMOS工艺，1.8V 电压下进行仿真，VCO仿真偏离4.5GHz中心频率500kHz时，相位噪声为-119dBc/Hz，VCO调谐范围为15%。除8/9双模预分频器实现了高速、低抖动、低功耗设计。均方差抖动9ps，核心部分电源电流消耗3.9mA。

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：187392
    • 提供者：weixin_38747906

  1. 低噪声12 GHz微波小数N分频锁相环设计

  2. 该电路是低噪声微波小数N分频PLL的完整实现方案，以ADF4156作为核心的小数N分频PLL器件。使用ADF5001外部预分频器将PLL频率范围扩展至18GHz。采用具有适当偏置和滤波的超低噪声OP184运算放大器驱动微波VCO，在12GHz下可实现完全低噪声PLL，经测量积分相位噪声为0.35psrms。该功能通常用于产生本振频率(LO)，适用于微波点对点系统、测试与测量设备、汽车雷达等应用和军事应用。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：144384
    • 提供者：weixin_38602098

  1. 模拟技术中的低噪声12 GHz微波小数N分频锁相环的设计

  2. 电路功能与优势 　　该电路是低噪声微波小数N分频PLL的完整实现方案，以 ADF4156 作为核心的小数N分频PLL器件。使用 ADF5001 外部预分频器将PLL频率范围扩展至18 GHz。采用具有适当偏置和滤波的超低噪声 OP184 运算放大器驱动微波VCO，在12 GHz下可实现完全低噪声PLL，经测量积分相位噪声为0.35 ps rms。该功能通常用于产生本振频率(LO)，适用于微波点对点系统、测试与测量设备、汽车雷达等应用和军事应用。 图1. 低噪声微波小数N分频PLL（简化示

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：268288
    • 提供者：weixin_38728555

  1. 模拟技术中的应用于频率合成器的宽分频比CMOS可编程分频器设计

  2. 高速、宽分频范围的可编程频率分频器设计一直是射频频率综合器设计中的难点，它的工作速度限制了频率合成器输出信号的最高频率，它的相位噪声影响频率合成器的带内相位噪声。文中设计的可编程分频器应用于移动数字电视接收机调谐芯片，该芯片兼容了DVB-H、DAB标准，接收的频段覆盖了460～900 MHz，1 400～1 500 MHz这两个频段。根据整个芯片的系统方案设计，可编程分频器的工作频率为2.4～4.0 GHz，实现的分频比范围为240～400，且为连续的。目前高速可编程分频器主要包括基于双模预分频

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：463872
    • 提供者：weixin_38692184

  1. k8s-cronjob-prescaler:Kubernetes运算符可对集群节点进行预缩放以确保cronjobs完全按时启动-源码

  2. Kubernetes CronJob预分频器 项目状态和免责声明 请注意，此代码库已标记为ARCHIVED，并且没有积极维护。 在归档之前，针对每个拉取请求，针对Kubernetes构建矩阵对该项目中的代码进行了测试（有关详细信息，请参见“ CI”构建）。 该代码还每周根据最新版本的Kubernetes构建（有关详细信息，请参见“每周CI”构建）。 介绍 该项目的主要目的是提供一种机制，使cronjobs可以在自动扩展群集上运行，并确保在CronJob工作负载需要开始之前将群集扩展到所需的大

  3. 所属分类：其它

    • 发布日期：2021-03-09
    • 文件大小：178176
    • 提供者：weixin_42114041

  1. 8x PLL的特性-TCL流-sky130进程角的时钟倍频器-源码

  2. 8x PLL的特性-TCL流-sky130进程角的时钟倍频器 PLL作为时钟倍频器的块DIAGARAM如下： 这里M = 8 通过室内室温下130nm ss角的香料仿真测试 PD电路输出 红色：时钟2 \蓝色：时钟1 \橙色：向上信号\绿色：向下信号 分频器电路输出 红色：输出时钟蓝色：输入时钟 电荷泵（CP）输出 红色：电荷泵输出电压 VCO输出 PLL输出 预布局仿真的PLL输出如下： 红色：参考时钟蓝色：输出时钟除以8黄色：下降信号棕色：上升信号粉红色（顶部）：ChargePum

  3. 所属分类：其它

    • 发布日期：2021-02-12
    • 文件大小：89088
    • 提供者：weixin_42162216

  1. 低噪声12 GHz微波小数N分频锁相环的设计

  2. 电路功能与优势 　　该电路是低噪声微波小数N分频PLL的完整实现方案，以 ADF4156 作为的小数N分频PLL器件。使用 ADF5001 外部预分频器将PLL频率范围扩展至18 GHz。采用具有适当偏置和滤波的超低噪声 OP184 运算放大器驱动微波VCO，在12 GHz下可实现完全低噪声PLL，经测量积分相位噪声为0.35 ps rms。该功能通常用于产生本振频率(LO)，适用于微波点对点系统、测试与测量设备、汽车雷达等应用和军事应用。 图1. 低噪声微波小数N分频PLL（简化示意图

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：354304
    • 提供者：weixin_38709511

  1. 应用于频率合成器的宽分频比CMOS可编程分频器设计

  2. 高速、宽分频范围的可编程频率分频器设计一直是射频频率综合器设计中的难点，它的工作速度限制了频率合成器输出信号的频率，它的相位噪声影响频率合成器的带内相位噪声。文中设计的可编程分频器应用于移动数字电视接收机调谐芯片，该芯片兼容了DVB-H、DAB标准，接收的频段覆盖了460～900 MHz，1 400～1 500 MHz这两个频段。根据整个芯片的系统方案设计，可编程分频器的工作频率为2.4～4.0 GHz，实现的分频比范围为240～400，且为连续的。目前高速可编程分频器主要包括基于双模预分频的吞

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：659456
    • 提供者：weixin_38746293

  1. 采用CMOS工艺的射频设计研究

  2. 近年来，有关将CMOS工艺在射频（RF）技术中应用的可能性的研究大量增多。深亚微米技术允许CMOS电路的工作频率超过1GHz，这无疑推动了集成CMOS射频电路的发展。目前，几个研究组已利用标准的CMOS工艺开发出高性能的下变频器、低相位噪声压控振荡器（VCO）和双模数预分频器（prescaler）。这些研究表明，在无须增加额外器件或进行调整的条件下，可以设计出完全集成的接收器和VCO电路。低噪声放大器、上行转换器、合成器和功率放大器的深入研究，将可能设计出电信应用的完全集成收发器CMOS 射频电

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：169984
    • 提供者：weixin_38642864
« 12 3 4 5 6 7 8 9 10 ... 16 »