注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的数字频率计

  2. 网上找的完整毕业设计，基于FPGA的等精度频率计

  3. 所属分类：硬件开发

    • 发布日期：2009-05-11
    • 文件大小：211968
    • 提供者：nqyijian

  1. 简易频率计的设计（完整论文）

  2. 简易频率计的设计论文，完整论文，包含电路图，结构图，各模块设计细节

  3. 所属分类：专业指导

    • 发布日期：2009-05-15
    • 文件大小：128000
    • 提供者：sdyhlcf

  1. 可换档频率计完整设计

  2. 频率计数器，可自动换档的，DOC格式的，1HZ~9.99KHZ之内的，有小数点的

  3. 所属分类：专业指导

    • 发布日期：2009-06-17
    • 文件大小：143360
    • 提供者：wq2508

  1. verilog频率计设计

  2. 完整的频率计设计，模块清晰，是我们的设计题。希望可以帮助你

  3. 所属分类：专业指导

    • 发布日期：2009-12-13
    • 文件大小：478208
    • 提供者：NEVERWINTER521

  1. 基于AT89C52的数字频率计

  2. 比较完整的基于AT89C52的数字频率计设计

  3. 所属分类：C

    • 发布日期：2010-01-13
    • 文件大小：3145728
    • 提供者：caipisces

  1. 毕业设计-基于FPGA的数字频率计

  2. 完整的毕业设计，有代码。毕业设计-基于FPGA的数字频率计

  3. 所属分类：硬件开发

    • 发布日期：2010-04-21
    • 文件大小：211968
    • 提供者：rayment1

  1. 数字频率计设计

  2. 该设计是一个完整的数字频率计，包含原理图和PCB及元件清单。原理图和PCB都是PDF格式的。可作为设计参考

  3. 所属分类：专业指导

    • 发布日期：2010-11-17
    • 文件大小：683008
    • 提供者：MEIYOUID

  1. 基于AT89S52单片机的课设报告

  2. 以AT89S52单片机为核心，设计一个数字频率计，输入频率范围为50HZ—50KHZ，利用数码管来显示出测得的信号频率值。内有完整的程序以及原理图，格式完全按照课程设计报告标准格式。

  3. 所属分类：硬件开发

    • 发布日期：2011-02-25
    • 文件大小：107520
    • 提供者：panfeizai

  1. 基于AT89S52单片机简易频率计的设计

  2. 包括完整proteus仿真。。。。。。。。

  3. 所属分类：专业指导

    • 发布日期：2011-06-23
    • 文件大小：1024
    • 提供者：feifei345290405

  1. 频率计的设计

  2. 高精度 频率计 测周法 侧频法 详细注释，代码完整，是本学期课程设计所做

  3. 所属分类：数据库

    • 发布日期：2011-12-30
    • 文件大小：16384
    • 提供者：zhouwenqiang522

  1. 基于FPGA的高精度频率计设计

  2. 基于FPGA的高精度频率计设计的毕业论文，其中包括了完整的格式要求和设计说明书，还有参考文献，请注意修改。

  3. 所属分类：电信

    • 发布日期：2012-11-28
    • 文件大小：677888
    • 提供者：xdwss

  1. VHDL课程设计报告-数字频率计

  2. VHDL课程的综合设计报告，是一个数字频率计的，含完整代码

  3. 所属分类：硬件开发

    • 发布日期：2013-01-24
    • 文件大小：6291456
    • 提供者：lizhihua0906

  1. 基于CPLD&STC12单片机的等精度频率计

  2. 本文档详细介绍了一种基于CPLD和STC12单片机联合控制处理的高效率高精度等精度频率计设计原理，并附有详细完整的verilog代码。

  3. 所属分类：硬件开发

    • 发布日期：2013-04-29
    • 文件大小：1048576
    • 提供者：dubufenglin442

  1. CPLD频率计（电子方舟）

  2. 采用EDA模块化设计的方法设计了一种简易数字频率计。首先将数字频率计划分为一个时序控制电路、四个十进制计数电路和四个锁存译码电路九个模块，其中相同模块可以重复使用，所以采用VHDL语言对三个功能模块单独进行设计、仿真和例化，最后将九个单元模块组合在一起进行仿真，仿真结果表明，采用CPLD所设计的时序和逻辑电路能够满足数字频率计的要求。将CPLD的程序下载到MAXII EPM240T100C5 芯片，并与四个七段数码管结合在一起，构成一个完整的数字频率计。采用方波信号发生器进行测试，测试结果表明

  3. 所属分类：C

    • 发布日期：2014-03-11
    • 文件大小：2097152
    • 提供者：u014030942

  1. CAD 数字频率计设计

  2. 内容包括数字频率计的仿真电路以及仿真结果，还有一份完整的仿真报告~数字频率计作为一种电子产品，早已经广泛地应用于我们学习和试验的各种场合。本例通过电子线路计算机辅助设计软件CAD，用数字电路设计了一套简易的数字频率计电路，对锻炼数字电路的设计能力和CAD软件的使用都有很大的帮助。

  3. 所属分类：嵌入式

    • 发布日期：2008-12-21
    • 文件大小：2097152
    • 提供者：ganzhe1989

  1. 完整数字频率计(Verilog代码采用多层次设计).rar

  2. 完整数字频完整数字频率计(Verilog代码采用多层次设计).rar率计(Verilog代码采用多层次设计).rar

  3. 所属分类：专业指导

    • 发布日期：2008-12-27
    • 文件大小：438272
    • 提供者：qq_35042451

  1. 数字频率计课程设计（电路设计）完整原创

  2. 这是一份很完整的电路设计，内含课程设计报告，电路设计图、元器件清单以及实验成功后的照片。个人原创，并实验成功~~~

  3. 所属分类：专业指导

    • 发布日期：2018-03-28
    • 文件大小：1048576
    • 提供者：qq_38716951

  1. 数字频率计电路原理图

  2. 对于数字电路初学者有很大参考价值，一种频率计的设计方法，有完整的电路图

  3. 所属分类：硬件开发

    • 发布日期：2011-10-18
    • 文件大小：78848
    • 提供者：slkywb999

  1. 基于FPGA数字频率计的设计及应用.doc

  2. 基于FPGA数字频率计的设计与实现，有完整的仿真结果实验，板子介绍，功能介绍，功能实现等等。使用Verilog语言，对各项技术也有详细的介绍

  3. 所属分类：其它

    • 发布日期：2020-07-12
    • 文件大小：1048576
    • 提供者：qq_35083926

  1. 多功能数字频率计的设计_论文.pdf

  2. 采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用Verilog语言，成功的编写出了设计程序，并在Vivado2018.1软件环境中，对编写的Verilog程序进行了仿真，得到了很好的效果。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。 需要技术支持可联系作者，联系方式在文档中。

  3. 所属分类：电信

    • 发布日期：2020-07-19
    • 文件大小：1048576
    • 提供者：qq_18845861
« 12 3 4 »