注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 频率计VHDL程序及仿真

  2. 典型的频率计VHDL程序，并附有MODELSIM仿真波形加以说明！

  3. 所属分类：嵌入式

    • 发布日期：2009-05-28
    • 文件大小：150528
    • 提供者：csuhuangzhixin

  1. VHDL下的数字频率计

  2. 用VHDL编写的数字频率计，已经在quartusII下编译完成。

  3. 所属分类：专业指导

    • 发布日期：2009-08-01
    • 文件大小：3072
    • 提供者：margycxp

  1. 基于FPGA的频率计

  2. 基于quartus7.2编写的频率计，包含了代码，实验报告，液晶字库，quartus警告信息，以及一个quartus应用的完整教学例子，希望对初学者有所帮助。

  3. 所属分类：硬件开发

    • 发布日期：2009-09-11
    • 文件大小：3145728
    • 提供者：lm365308056

  1. 数字频率计 VHDL语言

  2. （1）频率测量范围10Hz~1MHz （2）量程自动转换，量程分为10KHz (1s) 、100KHz (0.1s) 、1MHz (10ms)三档。转换规则如下： 当读数大于9999时，频率计处于超量程状态，下一次测量时，量程自动增大一档；当读数小于0999时，频率计处于欠量程状态，下一次测量时，量程自动减小一档 （3）数据采用记忆显示方式，即计数过程中不显示数据，待计数过程结束以后，显示计数结果，并将此显示结果保持到下一次计数结束。 （4）用发光二极管显示量程

  3. 所属分类：专业指导

    • 发布日期：2009-09-28
    • 文件大小：667648
    • 提供者：fengxiachenxing

  1. 基于FPGA的数字频率计设计

  2. 数字频率计的设计，本文主要讲述了如何实现数字频率计采用EDA技术用VHDL编程实现，包括源代码和实验结果截图，很详细

  3. 所属分类：硬件开发

  1. 数字频率计的vhdl设计

  2. 数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。它的基本测量原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用LED数码显示管显示出来。要求在熟悉频率计逻辑功能的基础上，设计一个6位十进制频率计。

  3. 所属分类：专业指导

    • 发布日期：2010-02-22
    • 文件大小：131072
    • 提供者：wjnssysl

  1. 数字频率计资料 VHDL FPGA

  2. 包含多篇关于设计数字频率计的文档，以及数字频率计的相关介绍，还有数字频率计的相关VHDL代码等。

  3. 所属分类：硬件开发

    • 发布日期：2010-04-17
    • 文件大小：202752
    • 提供者：huisirdexiazai

  1. 数字频率计VHDL程序

  2. a 数字频率计VHDL程序

  3. 所属分类：专业指导

    • 发布日期：2010-06-18
    • 文件大小：5120
    • 提供者：daijiaershao

  1. 数字频率计 VHDL

  2. 以前学FPGA时用MAX+PLUS2是写的频率计小程序，ALTERA的片子 vhdl

  3. 所属分类：硬件开发

    • 发布日期：2010-12-02
    • 文件大小：45056
    • 提供者：wy915

  1. EDA设计-八位频率计设计

  2. 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更加重要。通过运用VHDL语言，实现8位数字频率计，并利用Quartus II 6.0集成开发环境进行编辑、综合、波形仿真，并下载到FPGA器件中，经实际电路测试，该系统性能可靠。

  3. 所属分类：专业指导

    • 发布日期：2011-04-11
    • 文件大小：329728
    • 提供者：yingshi01989

  1. vhdl模块化设计的数字频率计

  2. vhdl语言 采用模块化进行数字频率计的设计，在一秒钟内进行计数

  3. 所属分类：嵌入式

    • 发布日期：2011-04-26
    • 文件大小：37888
    • 提供者：yuiop123_

  1. EDA数字频率计 vhdl语言

  2. EDA频率计 vhdlEDA频率计 vhdlEDA频率计 vhdlEDA频率计 vhdl

  3. 所属分类：硬件开发

    • 发布日期：2011-06-27
    • 文件大小：1048576
    • 提供者：viva_bupt

  1. 数字频率计VHDL程序与仿真

  2. 数字频率计VHDL程序与仿真，有源程序。。

  3. 所属分类：嵌入式

    • 发布日期：2011-07-21
    • 文件大小：150528
    • 提供者：lee3330

  1. 数字频率计vhdl程序

  2. 数字频率计的vhdl程序，显示有四个档，通过不同的档可以显示不同频率的信号！

  3. 所属分类：硬件开发

    • 发布日期：2011-11-02
    • 文件大小：293888
    • 提供者：isshole

  1. 数字频率计的设计VHDL

  2. 设计性实验 实验一、数字频率计的设计 二、实验内容 本次实验要求设计一个数字频率计，频率测量范围为1Hz~50MHz，采用100MHz的基准时钟。刷新时间不大于2秒（最长2秒刷新一次频率显示）。功能示意框图如图3-1： 图3-1 数字频率计功能示意图 三、实验提示 本次实验要求设计一个数字频率计，对输入频率进行测量。根据实验的要求，频率测量的范围为1Hz~50MHz，跨度较大，考虑到若完全输出至少需要8位，位数较多，因此可考虑分档显示，用三到四位显示数值，一位显示档位。 本实验要实现一个数字频

  3. 所属分类：其它

    • 发布日期：2011-12-12
    • 文件大小：5120
    • 提供者：wcdsd

  1. 课程设计（华南师大）：基于VHDL的频率计.doc

  2. 基于VHDL的频率计，由FPGA来实现，分模块。

  3. 所属分类：嵌入式

    • 发布日期：2012-07-15
    • 文件大小：10485760
    • 提供者：aaamo

  1. 基于FPGA的频率计，DE2开发板，VHDL

  2. 基于FPGA的频率计，使用DE2开发板，编程语言使用的是VHDL。它达到的效果是在DE2板上用数码管显示270。因为DE2板上有一个27M的晶振，我用它做信号源，这样就不用再外接信号了。但27M数码管位数不够用，所以我将它分频之后显示。

  3. 所属分类：其它

    • 发布日期：2012-09-05
    • 文件大小：288768
    • 提供者：wuhanxishui

  1. 频率计vhdl代码，采用max plus II

  2. 频率计vhdl代码，采用max plus II

  3. 所属分类：硬件开发

    • 发布日期：2013-06-13
    • 文件大小：81920
    • 提供者：kbk9309

  1. 基于FPGA的8位数字频率计设计（VHDL）

  2. 基于FPGA的数字频率计，采用VHDL实现，通过8位数码管显示

  3. 所属分类：C/C++

    • 发布日期：2013-07-31
    • 文件大小：865280
    • 提供者：zxs_12345

  1. VHDL实现的频率计

  2. VHDL实现的频率计，电子科技大学EDA的实验代码

  3. 所属分类：硬件开发

    • 发布日期：2014-03-11
    • 文件大小：864256
    • 提供者：z893018902
« 12 3 4 5 6 7 8 9 10 »