注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. verilog Hdl数字频率计

  2. 基于verilog HDL 数字频率计的程序和波形

  3. 所属分类：专业指导

    • 发布日期：2009-05-19
    • 文件大小：1048576
    • 提供者：flymonkey720

  1. verilog HDL 等精度频率计

  2. 本人初学者刚完成用verilog HDL 编写的等精度频率计，用Quartus II 8.1 编译仿真通过，愿与大家共同学习。

  3. 所属分类：嵌入式

    • 发布日期：2009-07-08
    • 文件大小：468992
    • 提供者：shifeiaoyun

  1. 4位频率计，可测量1-9999Hz的频率，并在LED上显示

  2. 4位频率计，可测量1-9999Hz的频率，并在LED上显示,用VERILOG HDL写的！

  3. 所属分类：硬件开发

    • 发布日期：2009-07-20
    • 文件大小：919
    • 提供者：viphotman

  1. Verilog HDL编写的等精度频率计硬件语言

  2. Verilog HDL编写的等精度频率计硬件语言，经过验证，误差小于0.1

  3. 所属分类：专业指导

    • 发布日期：2009-07-24
    • 文件大小：2097152
    • 提供者：okdouble

  1. verilog频率计设计

  2. 完整的频率计设计，模块清晰，是我们的设计题。希望可以帮助你

  3. 所属分类：专业指导

    • 发布日期：2009-12-13
    • 文件大小：478208
    • 提供者：NEVERWINTER521

  1. 微机设计报告--数字频率计的设计

  2. 在当代电子设备运用中，经常要测定一个波形的频率，然后对其进行分析、研究。为了测出频率，就要用到频率计，数字频率计是直接利用十进制数字来显示被测信号频率的一种测量装置，它可测量正弦波，三角波、矩形波等信号的频率。传统的设计是采用标准的逻辑器件和其他元件自上而下组成的数字系统，这种数字系统所用的元件数量多、体积大、功耗高、可靠性差。本次课程设计专门对频率计进行研究。我们采用了VERILOG硬件描述语言和原理描述相结合的方式，对系统进行了设计，并在MAXPLUS Ⅱ软件环境下对设计的项目进行了编译和

  3. 所属分类：嵌入式

    • 发布日期：2010-02-12
    • 文件大小：152576
    • 提供者：wxb0114jc

  1. Verilog HDL语言的频率计

  2. Verilog HDL语言的频率计，非常实用，已经通过编译，

  3. 所属分类：专业指导

    • 发布日期：2010-03-03
    • 文件大小：54272
    • 提供者：h495129576

  1. 数字频率计 Verilog

  2. 数字频率计 eda课程设计用 比较有用 欢迎下载 verilog代码

  3. 所属分类：专业指导

    • 发布日期：2010-07-04
    • 文件大小：427008
    • 提供者：wangyuanyuansd

  1. 简单频率计 使用verilog语言

  2. 用FPGA实验板写的简单频率计 使用verilog语言 觉得还不够的话还可以自己进行修改 其实也很简单的

  3. 所属分类：电信

    • 发布日期：2011-05-06
    • 文件大小：670720
    • 提供者：BSXYZYC

  1. 数字频率计课程设计 仿真设计

  2. 数字频率计的设计首先要设计好三个模块，再利用quartus软件编写verilog hdl语言，每个模块的设计都会碰到程序出错的问题，在一次次的仔细检查过后，最终实现了整个模块的顶层原理图设计。

  3. 所属分类：专业指导

    • 发布日期：2011-06-22
    • 文件大小：11264
    • 提供者：zjf323132

  1. verlog编写的频率计程序

  2. verilog编写的频率计程序,运行可用

  3. 所属分类：专业指导

    • 发布日期：2011-07-04
    • 文件大小：2097152
    • 提供者：z81377812

  1. 频率计VERILOG

  2. 基于Xilinx FPGA的频率计Verilog代码，频率计显示使用6位数码管，测频范围10Hz至100MHz，有1秒、0.1秒、0.01秒三档，档位选择通过复位按钮复用选择。

  3. 所属分类：硬件开发

    • 发布日期：2012-03-18
    • 文件大小：167936
    • 提供者：simple_wyj

  1. 多档位数字频率计设计报告

  2. 本报告详细论述了基于FPGA（Xilinx）的多档位数字频率计设计。采用 Verilog硬件描述语言，对各个单元电路及总体电路进行了细致的设计和仿真。 分频电路结构紧凑，在一个阶段的计数过程中产生所需的各个时钟信号，大大节省了系统资源。 门控电路，采用6位的十进制计数器，包含计数使能、清零、溢出标志等，并通过锁存器将固定的值送往数码管显示电路。 显示电路，采用数码管动态扫描方式。通过对档位以及所显值大小的判断，产生小数点控制信号和消隐信号，并通过动态扫描和数值一起送入对应的数码管。 系统运行良

  3. 所属分类：嵌入式

    • 发布日期：2012-04-23
    • 文件大小：474112
    • 提供者：nainiu21961123

  1. FPGA verilog 高精度频率计 LCD1602 显示

  2. 采用verilog HDL编写，高精度频率计，精度小于0.5%，测量范围1Hz~1MHz，采用LCD1602显示，代码带有完整注解。

  3. 所属分类：嵌入式

    • 发布日期：2012-05-07
    • 文件大小：2097152
    • 提供者：laihuanning

  1. FPGA频率计

  2. 基于FPGA的频率计 verilog HDL

  3. 所属分类：专业指导

    • 发布日期：2012-08-29
    • 文件大小：2097152
    • 提供者：l3086

  1. FPGA 频率计

  2. FPGA 频率计 采用verilog 硬件描述语言进行，设计，并且实现了。

  3. 所属分类：嵌入式

    • 发布日期：2012-11-25
    • 文件大小：193536
    • 提供者：guangjigj

  1. 我的频率计

  2. 基于FPGA verilog语言的数字频率计，可以测试1hz——10mhz的，没有接上显示部分，自己可以测试下

  3. 所属分类：电信

    • 发布日期：2012-11-30
    • 文件大小：617472
    • 提供者：xywylr4977

  1. VERILOG写的频率计

  2. 用VERILOG写的频率计，用的直接测频法，三个输入控制测频周期。

  3. 所属分类：嵌入式

    • 发布日期：2013-11-08
    • 文件大小：876544
    • 提供者：kgddkgdd

  1. 完整数字频率计(Verilog代码采用多层次设计).rar

  2. 完整数字频完整数字频率计(Verilog代码采用多层次设计).rar率计(Verilog代码采用多层次设计).rar

  3. 所属分类：专业指导

    • 发布日期：2008-12-27
    • 文件大小：438272
    • 提供者：qq_35042451

  1. 数字频率计verilog代码

  2. 设计一个8位数字显示的简易频率计。能够测试10Hz~10MHz的防波信号。电路的基准时钟为1Hz，要求测量值以8421BCD码形式输出。系统有复位键。

  3. 所属分类：硬件开发

    • 发布日期：2018-05-05
    • 文件大小：6144
    • 提供者：reborn_lee
« 12 3 4 5 6 »