注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的高精度数字频率计的设计

  2. 基于FPGA的高精度数字频率计的设计,非常适合毕设，论文。有用。

  3. 所属分类：硬件开发

    • 发布日期：2009-09-06
    • 文件大小：3145728
    • 提供者：flanix

  1. 基于FPGA的高精度数字频率计设计

  2. 基于FPGA的高精度数字频率计的设计 基于FPGA的高精度数字频率计的设计 基于FPGA的高精度数字频率计的设计

  3. 所属分类：硬件开发

    • 发布日期：2010-03-20
    • 文件大小：3145728
    • 提供者：lidalida15

  1. 高精度频率计的设计 两种方案 报告+程序

  2. 高精度频率计的设计 两种方案 报告+程序

  3. 所属分类：专业指导

    • 发布日期：2010-12-24
    • 文件大小：507904
    • 提供者：qiu578

  1. 等精度频率计的设计报告

  2. 等精度测频法采用门控信号和被测信号同步， 消除对被测信号计数产生的一个脉冲的误差。等精度频率测量方法消除了量化误差，可以在 整个测试频段内保持高精度不变，其精度不会因被测信号频率的高低而发生变化。采用单片 机作为控制核心的等精度频率计，可以充分利用单片机软件编程技术实现等精度测频。通过 单片机对同步门的控制，使被测信号和标准信号在闸门时间内同步测量，为了提高精度，将 电子计数功能转为测周期，采用多周期同步测量技术，实现等精度测量。

  3. 所属分类：硬件开发

  1. 多功能计数器\基于单片机的宽带高精度频率计设计.pdf

  2. 多功能计数器\基于单片机的宽带高精度频率计设计.pdf

  3. 所属分类：C/C++

    • 发布日期：2011-08-18
    • 文件大小：887808
    • 提供者：chbacf

  1. 频率计的设计

  2. 高精度 频率计 测周法 侧频法 详细注释，代码完整，是本学期课程设计所做

  3. 所属分类：数据库

    • 发布日期：2011-12-30
    • 文件大小：16384
    • 提供者：zhouwenqiang522

  1. 基于FPGA的高精度频率计设计

  2. 基于FPGA的高精度频率计设计的毕业论文，其中包括了完整的格式要求和设计说明书，还有参考文献，请注意修改。

  3. 所属分类：电信

    • 发布日期：2012-11-28
    • 文件大小：677888
    • 提供者：xdwss

  1. 基于STM32高精度频率计的设计

  2. 这是我自己采用STM32的定时器外部计数模式，考虑到了计数溢出中断。开设1s的时钟窗口。数据均通过MATLAB二次拟合处理过，以纠正误差。理论上可以测到1hz-无穷的频率范围（但在本实验中只是测到了1Mhz.对1Mhz以上数据并没进行数据拟合，故认为不在指标内），分辨率为1Hz（因为是开了1s的时间窗口，时间窗口越大，分辨率越高）高精度频率计。避免了输入捕获受输入时钟的大小限制。自己设计的方案。当然数据拟合部分还能分段拟合，精度就更高了。

  3. 所属分类：C

    • 发布日期：2014-08-10
    • 文件大小：2097152
    • 提供者：u010275850

  1. 基于STM32高精度频率计的设计

  2. 基于STM32高精度频率计的设计。 这是我自己采用STM32的定时器外部计数模式，考虑到了计数溢出中断。开设1s的时钟窗口。数据均通过MATLAB二次拟合处理过，以纠正误差。理论上可以测到1hz-无穷的频率范围（但在本实验中只是测到了1Mhz.对1Mhz以上数据并没进行数据拟合，故认为不在指标内），分辨率为1Hz（因为是开了1s的时间窗口，时间窗口越大，分辨率越高）高精度频率计。避免了输入捕获受输入时钟的大小限制。自己设计的方案。当然数据拟合部分还能分段拟合，精度就更高了。 STM32 频率计

  3. 所属分类：C

    • 发布日期：2019-01-09
    • 文件大小：2097152
    • 提供者：xmt1139057136

  1. 一种宽输入范围高精度频率计的设计

  2. 数字频率计设计一般都是采用分立数字器件和集成模拟芯片来实现,其精度不太高,而且输入信号范围常常受到限制。一种采用可编程数字逻辑器件CPLD,将数字器件进行集成化,并配备高稳定度时钟,对输入模拟信号采用多路程控精密放大整形的技术,利用等精度测频法,实现了对频率的高精度测量。使得频率测量范围达到数十兆,精度超过10-7,输入信号最小到10 mV。

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：73728
    • 提供者：weixin_38528680

  1. DSP中的基于TMS320F2812高精度数字频率计的设计及实现

  2. 频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。 　　随着现代科学技术的发展，频率及时间的测量以及它们的控制技术在科学技术各领域，特别是在计量学、电子技术、信息科学、通信、天文和电子仪器等领域占有越来越重要的地位。从国际发展的趋势

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：253952
    • 提供者：weixin_38735804

  1. 基于C8051F041的高精度频率计设计

  2. 摘要：根据等精度测频原理，给出了采用C8051F04l单片机为主控芯片的高精度数字频率计的设计方法。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：274432
    • 提供者：weixin_38656226

  1. 基于单片机和CPLD的数字频率计的设计(图)

  2. 复杂可编程逻辑器件（CPLD）具有集成度高、运算速度快、开发周期短等特点，它的出现，改变了数字电路的设计方法、增强了设计的灵活性。基于此，本文提出了一种采用Altera公司的CPLD(ATF1508AS)和Atmel公司的单片机(AT89S52)相结合的数字频率计的设计方法。该数字频率计电路简洁，软件潜力得到充分挖掘，低频段测量精度高，有效防止了干扰的侵入。独到之处体现在用软件取代了硬件。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：200704
    • 提供者：weixin_38607088

  1. 基于STC12C5A60S2的高频高精度频率计的设计

  2. 基于传统测频原理的频率计的测量精度随被测信号频率的变化而变化。针对这一缺陷，提出了一种基于等精度测量原理的频率计设计方案。选用单时钟/机器周期的单片机STC12C5A60S2，其克服了普通8051单片机测频上限频率低的缺陷，从而满足了对高频信号进行测频的要求。该频率计具有电路结构简单、成本低和测频精度高等特点，适合测量高频小信号。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：197632
    • 提供者：weixin_38690376

  1. 基于单片机和CPLD的数字频率计的设计与应用

  2. 本文提出了一种采用Altera公司的CPLD(ATF1508AS)和Atmel公司的单片机(AT89S52)相结合的数字频率计的设计方法。该数字频率计电路简洁，软件潜力得到充分挖掘，低频段测量精度高，有效防止了干扰的侵入。独到之处体现在用软件取代了硬件。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：160768
    • 提供者：weixin_38620839

  1. 基于单片机和CPLD的数字频率计的设计

  2. 复杂可编程逻辑器件（CPLD）具有集成度高、运算速度快、开发周期短等特点，它的出现，改变了数字电路的设计方法、增强了设计的灵活性。基于此，本文提出了一种采用Altera公司的CPLD(ATF1508AS)和Atmel公司的单片机(AT89S52)相结合的数字频率计的设计方法。该数字频率计电路简洁，软件潜力得到充分挖掘，低频段测量精度高，有效防止了干扰的侵入。独到之处体现在用软件取代了硬件。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：184320
    • 提供者：weixin_38507923

  1. EDA/PLD中的基于EDA技术的数字频率计的设计

  2. 0 引 言 　　EDA技术是以大规模可编程逻辑器件为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系统到硬件系统的设计，最终形成集成电子系统或专用集成芯片的一门新技术。其设计的灵活性使得EDA技术得以快速发展和广泛应用。 　　本文以Max+PlusⅡ软件为设计平台，采用VHDL语言实现数字频率计的整体设计。 　　1 工作原理 　　众所周知，频率信号易于传输，抗干扰性强，可以获得较

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：292864
    • 提供者：weixin_38608189

  1. 单片机与DSP中的基于单片机高性价比频率计的设计与实现

  2. 该系统以8051单片机为核心，应用单片机的运算和控制功能并采用LED显示器实时地将所测频率显示出来，既满足测量的精度要求, 又具有很好的性能价格比。 　　1 系统测量原理        测量方法采用多周期同步测量法，保证了测量精度。 　　多周期同步测量原理与传统的频率和周期的测量原理不同，时钟信号(f0)经同步电路作用后与被测信号同步。主门 与主门 在时间T 内被同时打开，于是计数器 和计数器 便分别对被测信号和时钟信号的周期数进行累计。在T内，事件计数器的累加数为Na；时间计数器的累加

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：78848
    • 提供者：weixin_38691482

  1. EDA/PLD中的基于FPGA的等精度频率计的设计与实现

  2. 摘  要：利用等精度测量原理，通过FPGA运用VHDL编程设计一个数字式频率计，精度范围在DC～100 MHz，给出实现代码和仿真波形。设计具有较高的实用性和可靠性。     关键词：FPGA；等精度；频率计；VHDL      现场可编程门阵列FPGA(Field Programmable GateArray)属于ASIC产品，通过软件编程对目标器件的结构和工作方式进行重构，能随时对设计进行调整，具有集成度高、结构灵活、开发周期短、快速可靠性高等特点，数字设计在其中快速发展。     本

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：78848
    • 提供者：weixin_38742954

  1. 基于EDA技术的数字频率计的设计

  2. 0 引 言 　　EDA技术是以大规模可编程逻辑器件为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系统到硬件系统的设计，终形成集成电子系统或专用集成芯片的一门新技术。其设计的灵活性使得EDA技术得以快速发展和广泛应用。 　　本文以Max+PlusⅡ软件为设计平台，采用VHDL语言实现数字频率计的整体设计。 　　1 工作原理 　　众所周知，频率信号易于传输，抗干扰性强，可以获得较好

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：414720
    • 提供者：weixin_38673909
« 12 3 4 5 6 7 8 9 10 »