采用CHRT 0.35 μm CMOS工艺，设计实现了一种用于加速度计中的单环五阶sigma-delta(ΣΔ)调制器。在MATLAB/Simulink下对调制器进行建模，优化参数实现一个稳定的高阶系统，利用根轨迹法分析了系统的稳定性。该电路在250 kHz采样频率、3.3 V电压下功耗为3.4 mW。后仿真结果显示，在1 kHz信号带宽下信噪比为108.6 dB，有效位数约为18位，满足了加速度计对后级高精度调制器的要求。

本文设计了一个用在ADC(ADC)中的3阶8级量化的delta-sigma调制器(DSM)。该调制器的过采样率128，信号带宽32．8kHz，分辨率16位。在设计噪声传输函数(NTF)时采用前馈方式实现极点和局部反馈实现零点，从而优化了输出信噪比，通过这些方法提高动态范围(DR)，降低量化噪声。这个DSMl的峰值信噪比可以达到145db以上。最后本文给出了这个DSM的MATLAB仿真模型及仿真结果，在此模型基础上编写电路模块verilog程序及进行行为级建模。

模数转换器(ADC)在信号处理中起了一个非常重要的作用。在数字音频、数字电视、图像编码及频率合成等领域需要大量的数据转换器。由于超大规模集成电路的尺寸和偏压不断减小，模拟器件的精度和动态范围也不断降低，对于实现高分辨率的ADC是一种挑战。高阶多位Delta-sigma ADC由于不需要采样保持电路，电路规模小，可以实现较高的分辨率，因此在实际中得到广泛的应用。Delta-sigma ADC采用过采样技术和噪声整形技术相结合，对量