点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 高速Σ-ΔADC的误差校正方法研究
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
单片机应用技术选编(7)
内容简介 《单片机应用技术选编》(7) 选编了1998年国内50种科技期刊中有关单片机开发应用的文 章共510篇,其中全文编入的有113篇,摘要编入的397篇。全书共分八章,即单片机综合 应用技术;智能仪表与测试技术;网络、通信与数据传输;可靠性与抗干扰技术;控制系统 与功率接口技术;电源技术;实用设计;文章摘要。 本书具有重要实用价值,书中介绍的新技术、新器件以及单片机应用系统的软、硬件资 料有助于减少产品研制过程中的重复性劳动,提高单片机应用技术水平,是从事单片机应用 开发技
所属分类:
硬件开发
发布日期:2010-05-19
文件大小:13631488
提供者:
zgraeae
基于FPGA高速并行采样技术的研究
介绍一种基于四通道 ADC 的高速交错采样设计方法以 及在 FPGA 平台 上的实 现。着重 阐述四通 道高速 采样 时钟的设计与实现、高速数据的同步接收以及采样 数据的 校正算 法。实验及 仿真结 果表明, 同 步数据 采集的结 构设计 和预 处理算法, 能良好抑制并行 ADC 输出 信号因相位偏移、时钟抖动等造成的失配误差。 关键词: 交错采样; 高速采样时钟; 同步接收 ; 信号处理
所属分类:
电信
发布日期:2013-01-09
文件大小:453632
提供者:
beta500
基于FPGA高速并行采样技术的研究
针对高速并行ADC时间交叉采样技术对多相时钟信号的高要求以及采集数据的误差,介绍了多相时钟设计的一种方法和利用FFT技术实现对增益误差的校正。通过实验仿真证明,该设计能够有效提升数据采集系统的性能。
所属分类:
其它
发布日期:2020-10-23
文件大小:168960
提供者:
weixin_38727694
高速Σ-ΔADC的误差校正方法研究
文章首先介绍Σ-ΔA/D调制器的基本原理,包括过采样(Oversampling),噪声成形(Noise Shaping)等技术,并针对多位量化MASH Σ-ΔADC中的DAC误差,设计并仿真了一种数字误差校正技术。此技术在后台运行,针对非常低的过采样比状态非常有效,适用于宽带转换器。
所属分类:
其它
发布日期:2020-10-19
文件大小:211968
提供者:
weixin_38629303