注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. pads9.0电子设计软件

  2. PADS 9.0版产品的出现标志着下一代PADS流程技术的诞生。与以往的旧产品相比, PADS 9.0修复和改善了之前版本软件的不足和缺点，集成了许多全新的功能，拥有了更高的可扩展性和集成度，从而使设计者能够结合Mentor Graphics众多独特的创新技术，实现设计、分析、制造和多平台的协作。而且, 与PADS 9.0的可扩展定制流程策略相对应，Mentor Graphics提供了一系列预置的PADS套件，使之能够满足各种产品设计不同的技术要求，然而代价却十分低廉。LS和ES产品包就是因应

  3. 所属分类：嵌入式

    • 发布日期：2009-12-15
    • 文件大小：29696
    • 提供者：cadeda2009

  1. 硬件工程师手册156页的硬件开发参考

  2. 第一章 概述 3 第一节 硬件开发过程简介 3 §1.1.1 硬件开发的基本过程 4 §1.1.2 硬件开发的规范化 4 第二节 硬件工程师职责与基本技能 4 §1.2.1 硬件工程师职责 4 §1.2.1 硬件工程师基本素质与技术 5 第二章 硬件开发规范化管理 5 第一节 硬件开发流程 5 §3.1.1 硬件开发流程文件介绍 5 §3.2.2 硬件开发流程详解 6 第二节 硬件开发文档规范 9 §2.2.1 硬件开发文档规范文件介绍 9 §2.2.2 硬件开发文档编制规范详解 10 第三节

  3. 所属分类：硬件开发

    • 发布日期：2010-07-20
    • 文件大小：1048576
    • 提供者：duanlnn

  1. 硬件工程师手册（附目录）

  2. 第一章 概述 3 第一节 硬件开发过程简介 3 §1.1.1 硬件开发的基本过程 4 §1.1.2 硬件开发的规范化 4 第二节 硬件工程师职责与基本技能 4 §1.2.1 硬件工程师职责 4 §1.2.1 硬件工程师基本素质与技术 5 第二章 硬件开发规范化管理 5 第一节 硬件开发流程 5 §3.1.1 硬件开发流程文件介绍 5 §3.2.2 硬件开发流程详解 6 第二节 硬件开发文档规范 9 §2.2.1 硬件开发文档规范文件介绍 9 §2.2.2 硬件开发文档编制规范详解 10 第三节

  3. 所属分类：硬件开发

    • 发布日期：2010-08-10
    • 文件大小：1048576
    • 提供者：mantou22

  1. 信号完整性基础知识（中兴）

  2. 第1章 高速数字系统设计的信号完整性分析导论 7 1.1. 基本概念 7 1.2. 理想的数字信号波形 7 理想的TTL数字信号波形 7 1.2.2. 理想的CMOS数字信号波形 7 1.2.3. 理想的ECL数字信号波形 8 1.3. 数字信号的畸变(或信号不完整) 8 1.3.1. 地线电阻的电压降的影响——地电平(0电平)直流引起的低电平提高 8 1.3.2. 信号线电阻的电压降的影响 8 1.3.3. 电源线电阻的电压降的影响 10 1.3.4. 转换噪声 11 串扰噪声 11 1.3

  3. 所属分类：专业指导

    • 发布日期：2010-09-26
    • 文件大小：275456
    • 提供者：chiyunzm

  1. 中兴通讯硬件一部巨作－信号完整性

  2. 第1章 高速数字系统设计的信号完整性分析导论 7 1.1. 基本概念 7 1.2. 理想的数字信号波形 7 1.2.1. 理想的TTL数字信号波形 7 1.2.2. 理想的CMOS数字信号波形 7 1.2.3. 理想的ECL数字信号波形 8 1.3. 数字信号的畸变(或信号不完整) 8 1.3.1. 地线电阻的电压降的影响——地电平(0电平)直流引起的低电平提高 8 1.3.2. 信号线电阻的电压降的影响 8 1.3.3. 电源线电阻的电压降的影响 10 1.3.4. 转换噪声 11 1.3.

  3. 所属分类：硬件开发

    • 发布日期：2011-09-30
    • 文件大小：1048576
    • 提供者：weite_0303

  1. 高速数字PCB互连设计信号完整性研究

  2. 随着数字系统时钟频率越来越高,信号跳变时间越来越短,高速数字PCB的互连设 计对整个系统电气性能的影响也越来越大"高速系统中,高速信号经过互连线时会产生一系列的信号完整性(Signalhitegrity,简称sI)问题"因此,如何处理由高速互连引起sI问题,己成为高速数字系统设计成功与否的关键问题之一" 本文主要研究由高速无源互连单元所引起的延时!反射!串扰!不连续性等SI问题" 首先分析了反射和串扰发生的机理,并给出了通过端接技术减小反射的仿真波形和通过改变传输线参数对串扰影响的仿真波形,得

  3. 所属分类：硬件开发

    • 发布日期：2013-02-19
    • 文件大小：9437184
    • 提供者：pengwangguo

  1. PCB设计与信号完整性

  2. 与SI有关的因素：反射，串扰，辐射。反射是由于传输路径上的阻抗不匹配导致；串扰是由于线间距导致；辐射则与高速器件本身以及PCB设计有关。

  3. 所属分类：其它

    • 发布日期：2020-07-17
    • 文件大小：60416
    • 提供者：weixin_38606076

  1. 高速PCB设计基础知识（必备）：传输线

  2. 学习高速PCB设计，首先要知道什么是传输线。信号会产生反射，就是因为PCB上的走线具有一定的阻抗，线上阻抗与输出端的阻抗不匹配，就会导致信号反射。信号在PCB中传输会有延时，如果时序没有匹配，系统就会罢工。这些都是因为传输线产生的问题。什么是传输线？传输线的定义是有信号回流的信号线（由两条一定长度导线组成，一条是信号传播路径，另一条是信号返回路径。），最常见的传输线也就是我们PCB板上的走线。1. 分析传输线，一定要联系返回路径，单根的导体并不能成为传输线；2. 和电阻，电容，电感一样，传输线也

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：95232
    • 提供者：weixin_38562392

  1. 高速PCB设计中传输线的概念及结构分析

  2. 学习高速PCB设计，首先要知道什么是传输线。信号会产生反射，就是因为PCB上的走线具有一定的阻抗，线上阻抗与输出端的阻抗不匹配，就会导致信号反射。信号在PCB中传输会有延时，如果时序没有匹配，系统就会罢工。这些都是因为传输线产生的问题。什么是传输线？传输线的定义是有信号回流的信号线（由两条一定长度导线组成，一条是信号传播路径，另一条是信号返回路径。），最常见的传输线也就是我们PCB板上的走线。1. 分析传输线，一定要联系返回路径，单根的导体并不能成为传输线；2. 和电阻，电容，电感一样，传输线也

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：83968
    • 提供者：weixin_38748740

  1. 高速信号线阻抗匹配设计

  2. 详细讲述高速信号线 阻抗匹配电路分析设计，掌握高速信号设计

  3. 所属分类：硬件开发

    • 发布日期：2011-05-18
    • 文件大小：144384
    • 提供者：flycqc

  1. FPGA/SDI子系统中的高速板布局设计

  2. 很多视频系统都采用多功能FPGA和多传输率SDI集成电路，以支持高性能专业视频在长距离的传输。FPGA需要高密度、细迹线宽度的传输，而高速模拟SDI传输需要阻抗匹配和信号保真。本论文概述了硬件工程师面临的挑战，并为处理这些挑战提供了建议。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：96256
    • 提供者：weixin_38671628

  1. 浅谈PCB的阻抗控制

  2. 随着电路设计日趋复杂和高速，如何保证各种信号（特别是高速信号）完整性，也就是保证信号质量，成为难题。此时，需要借助传输线理论进行分析，控制信号线的特征阻抗匹配成为关键，不严格的阻抗控制，将引发相当大的信号反射和信号失真，导致设计失败。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：189440
    • 提供者：weixin_38638312

  1. PCB阻抗控制技术

  2. 随着电路设计日趋复杂和高速，如何保证各种信号（特别是高速信号）完整性，也就是保证信号质量，成为难题。此时，需要借助传输线理论进行分析，控制信号线的特征阻抗匹配成为关键，不严格的阻抗控制，将引发相当大的信号反射和信号失真，导致设计失败。常见的信号，如PCI总线、PCI-E总线、USB、以太网、DDR内存、LVDS信号等，均需要进行阻抗控制。阻抗控制最终需要通过PCB设计实现，对PCB板工艺也提出更高要求，经过与PCB厂的沟通，并结合EDA软件的使用，我对这个问题有了一些粗浅的认识，愿和大家分享。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：163840
    • 提供者：weixin_38590355

  1. 数据转换/信号处理中的消除信号反射的匹配方式设计

  2. 在高速PCB设计中，信号的反射将给PCB的设计质量带来很大的负面影响，而要减轻反射信号的负面影响，有三种方式： 　　1)降低系统频率从而加大信号的上升与下降时间，使信号在加到传输线上前，前一个信号的反射达到稳定; 　　2)缩短PCB走线长度使反射在最短时间内达到稳定; 　　3)采用阻抗匹配方案消除反射; 　　在高速系统设计中，第1种是不可能的，而第2种也是不实际的，通常要缩短PCB布线长度，可能需要增加布线层数、增加过孔数，从而得不偿失，那么第3种是最好的方法，常用的阻匹配方式有以下几种

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：76800
    • 提供者：weixin_38671819

  1. PowerPCB信号完整性整体设计分析[图]

  2. 信号完整性问题是高速PCB设计者必需面对的问题。阻抗匹配、合理端接、正确拓扑结构解决信号完整性问题的关键。传输线上信号的传输速度是有限的，信号线的布线长度产生的信号传输延时会对信号的时序关系产生影响，所以PCB上的高速信号的长度以及延时要仔细计算和分析。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：253952
    • 提供者：weixin_38610717

  1. PowerPCB信号完整性整体设计分析

  2. 信号完整性问题是高速PCB设计者必需面对的问题。阻抗匹配、合理端接、正确拓扑结构解决信号完整性问题的关键。传输线上信号的传输速度是有限的，信号线的布线长度产生的信号传输延时会对信号的时序关系产生影响，所

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：539648
    • 提供者：weixin_38667581

  1. PCB走线什么时候需要做阻抗匹配？

  2. 阻抗匹配是指在能量传输时，要求负载阻抗要和传输线的特征阻抗相等，此时的传输不会产生反射，这表明所有能量都被负载吸收了。反之则在传输中有能量损失。在高速PCB设计中，阻抗的匹配与否关系到信号的质量优劣。       1 PCB走线什么时候需要做阻抗匹配？ 不主要看频率，而关键是看信号的边沿陡峭程度，即信号的上升/下降时间，一般认为如果信号的上升/下降时间（按10%～90%计）小于6倍导线延时，就是高速信号，必须注意阻抗匹配的问题。导线延时一般取值为150ps/inch。

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：63488
    • 提供者：weixin_38665814

  1. 高速PCB设计中传输线的概念及结构分析

  2. 学习高速PCB设计，首先要知道什么是传输线。信号会产生反射，就是因为PCB上的走线具有一定的阻抗，线上阻抗与输出端的阻抗不匹配，就会导致信号反射。信号在PCB中传输会有延时，如果时序没有匹配，系统就会罢工。这些都是因为传输线产生的问题。 　　什么是传输线？ 　　传输线的定义是有信号回流的信号线（由两条一定长度导线组成，一条是信号传播路径，另一条是信号返回路径。），常见的传输线也就是我们PCB板上的走线。 　　1. 分析传输线，一定要联系返回路径，单根的导体并不能成为传输线；2. 和电阻，电

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：82944
    • 提供者：weixin_38605801

  1. 高速PCB设计基础知识（必备）：传输线

  2. 学习高速PCB设计，首先要知道什么是传输线。信号会产生反射，就是因为PCB上的走线具有一定的阻抗，线上阻抗与输出端的阻抗不匹配，就会导致信号反射。信号在PCB中传输会有延时，如果时序没有匹配，系统就会罢工。这些都是因为传输线产生的问题。 　　什么是传输线？ 　　传输线的定义是有信号回流的信号线（由两条一定长度导线组成，一条是信号传播路径，另一条是信号返回路径。），常见的传输线也就是我们PCB板上的走线。 　　1. 分析传输线，一定要联系返回路径，单根的导体并不能成为传输线；2. 和电阻，电

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：95232
    • 提供者：weixin_38643307

  1. 一文解析PCB设计与信号完整性

  2. （1）信号完整性分析　　与SI有关的因素：反射，串扰，辐射。反射是由于传输路径上的阻抗不匹配导致；串扰是由于线间距导致；辐射则与高速器件本身以及PCB设计有关。　　传输线判断　　利用之前判断高速信号的公式，所以对于高速和低速的区分，需要考虑信号频率和传输路径长度。　　判断步骤：　　1）获得信号的有效频率Fknee和走线长度L；　　2）利用Fknee计算出信号的有效波长λknee，，即λknee=C/Fknee;　　3）判断L与1/6xλknee之间的关系，如L》1/6xλknee，则信号为高速信

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：205824
    • 提供者：weixin_38651786
« 12 3 »