注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 高速数字电路设计：互连时序模型与布线长度分析

  2. 般而言，对于SPI接口、MII接口、共享时钟的RMII接口或者SDRAM信号，走线应尽可能的短。对于DDR SDRAM信号以及RGMII等DDR时序的接口来说，多数情况下，组内等长确实是一种简便快速的方法。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：107520
    • 提供者：weixin_38735899

  1. (多图)高速数字电路设计：互连时序模型与布线长度分析

  2. 高速电路设计领域，关于布线有一种几乎是公理的认识，即“等长”走线，认为走线只要等长就一定满足时序需求，就不会存在时序问题。本文对常用高速器件的互连时序建立模型，并给出一般性的时序分析公式。

  3. 所属分类：其它

    • 发布日期：2020-08-01
    • 文件大小：70656
    • 提供者：weixin_38501206