注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 高速串行背板总线的仿真设计

  2. 近年来, 高速数字设计领域正在面对越来越多的信号完整性（SI）问题, 即更多 的时候需将数字信号视为模拟信号并保证其传输质量。这一方面是由于时钟频率不断 提高，信号边沿越来越快，另一方面也是由于大规模，超大规模芯片的集成度不断增 长及其广泛应用，电路板上的功能密度和信号的互连密度不断增加，从而使得电路的 分布参数，电磁相互作用的场特性越来越明显。另有其它原因如时间和经费等使信号 完整性设计已逐渐成为高速数字设计任务中的一个重要组成部分，而仿真则成为信号 完整性设计与分析的重要手段。 本设计考虑

  3. 所属分类：嵌入式

    • 发布日期：2009-05-30
    • 文件大小：301056
    • 提供者：eagle_hf

  1. Johnson & Graham黑魔书

  2. 从网上下的Johnson & Graham的高速数字设计，希望能帮到大家，

  3. 所属分类：专业指导

    • 发布日期：2009-06-18
    • 文件大小：12582912
    • 提供者：love521love1314

  1. High-speed Digital System Design(高速数字系统设计(英文版))

  2. 高速数字电路设计，经典数目，作者Johnson & Graham

  3. 所属分类：专业指导

    • 发布日期：2009-08-06
    • 文件大小：6291456
    • 提供者：desert_qin

  1. Verilog实例（经典135例）

  2. 很实用的Verilog实例！ 目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：130048
    • 提供者：kevinsjtu

  1. High-speed Digital Design中文版

  2. 内容就不多说了，赚点小积分，不懂的Google一下就知道详细了

  3. 所属分类：专业指导

    • 发布日期：2009-10-06
    • 文件大小：12582912
    • 提供者：sanjee

  1. 高速数字设计[Johnson & Graham]1_High-speed Digital Design 中文版.pdf

  2. 高速数字设计[Johnson & Graham]1_High-speed Digital Design 中文版.pdf

  3. 所属分类：专业指导

    • 发布日期：2009-11-19
    • 文件大小：12582912
    • 提供者：dulangnwpu

  1. [Johnson & Graham]高速数字设计中文版.pdf

  2. [Johnson & Graham]高速数字设计中文版.pdf 非常经典哦

  3. 所属分类：专业指导

    • 发布日期：2010-03-20
    • 文件大小：12582912
    • 提供者：qypy023

  1. verilog HDL经典程序实例135例

  2. Verilog HDL程序设计教程》程序例子，带说明。【例 3.1】4 位全加器 【例 3.2】4 位计数器【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序【例 3.5】“与-或-非”门电路【例 5.1】用 case语句描述的 4 选 1 数据选择器【例 5.2】同步置数、同步清零的计数器【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值【例 5.5】用 begin-end 串行块产生信号波形【例 5.6】用 fork-join 并行块产生信号波形【

  3. 所属分类：嵌入式

    • 发布日期：2010-07-23
    • 文件大小：158720
    • 提供者：do622

  1. 王金明：《Verilog HDL程序设计教程》135例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：嵌入式

    • 发布日期：2011-02-24
    • 文件大小：130048
    • 提供者：zhlyz2003

  1. 高速数字设计中文版---黑莓书

  2. High-Speed Digital Design A Handbook of Black Magic Howard johnson

  3. 所属分类：嵌入式

    • 发布日期：2011-04-17
    • 文件大小：11534336
    • 提供者：net_zhou

  1. verilog HDL设计实例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：专业指导

    • 发布日期：2011-06-14
    • 文件大小：158720
    • 提供者：wwe12580

  1. 黑魔书[Johnson & Graham]1_High-speed Digital Design 中文版

  2. 黑魔书[Johnson & Graham]1_High-speed Digital Design 中文版 黑魔书[Johnson & Graham]1_High-speed Digital Design 中文版 黑魔书[Johnson & Graham]1_High-speed Digital Design 中文版

  3. 所属分类：其它

    • 发布日期：2011-09-08
    • 文件大小：12582912
    • 提供者：willyou1986

  1. 高速数字设计 黑魔书

  2. 高速数字设计 黑魔书[Johnson & Graham]

  3. 所属分类：硬件开发

    • 发布日期：2011-10-23
    • 文件大小：37748736
    • 提供者：profinder

  1. 高速数字设计(黑魔书)

  2. 高速数字设计 黑魔书 中文版 Johnson

  3. 所属分类：专业指导

    • 发布日期：2012-04-17
    • 文件大小：12582912
    • 提供者：a449330832

  1. 高速数字设计:黑魔法手册

  2. 作者:Johnson, Graham, Prentice Hall，数字设计中的经典

  3. 所属分类：硬件开发

    • 发布日期：2013-08-15
    • 文件大小：12582912
    • 提供者：hicaru00000

  1. 黑魔书 - 高速数字设计PDF版 HOWARD JOHNSON

  2. 华为 黑魔书，高速数字电路设计，很详细，很实用

  3. 所属分类：硬件开发

    • 发布日期：2013-09-09
    • 文件大小：4194304
    • 提供者：wangjerome

  1. 高速数字设计

  2. High-speed Digital Design - Johnson & Graham 数字电路开发经典！

  3. 所属分类：硬件开发

    • 发布日期：2014-10-08
    • 文件大小：18874368
    • 提供者：summerytyj

  1. 高速数字信号设计-黑宝书

  2. High-Speed Signal Propagation: Advanced Black Magic brings together state-of-the-art techniques for building digital devices that can transmit faster and farther than ever before. Dr. Howard Johnson presents brand-new examples and design guidance, a

  3. 所属分类：硬件开发

  1. 《 Verilog HDL 程序设计教程》135例，源码

  2. 《 Verilog HDL 程序设计教程》135例； 。【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行

  3. 所属分类：硬件开发

    • 发布日期：2015-05-27
    • 文件大小：130048
    • 提供者：feng1o

  1. 数字逻辑电路的ASIC设计

  2. 本书是“实用电子电路设计丛书”之一。本书以实现高速高可靠性的数字系统设计为目标，以完全同步式电路为基础，从技术实现的角度介绍ASIC逻辑电路设计技术。内容包括：逻辑门电路、逻辑压缩、组合电路、Johnson计数器、定序器设计及应用等，并介绍了实现最佳设计的各种工程设计方法。 本书可供信息工程、电子工程、微电子技术、计算技术、控制工程等领域的高等院校师生及工程技术人员、研制开发人员学习参考。

  3. 所属分类：电信

    • 发布日期：2018-05-25
    • 文件大小：13631488
    • 提供者：loong_dragon
« 12 »