您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 高速率低延时Viterbi译码器的设计与实现

  2. 在Vitebi译码器的实现中,由于路径存储方式的不同分为回溯和寄存器交换模式,效果是延时与资源消耗一般只能二取其一,互为矛盾。采取3~6长度的RE-寄存器交换,混合回溯模式,极大地减少了回溯时间,并减少了路径存储空间需求,付出的代价是每ACS增加2~5 LUT;再结合其他Viterbi译码器优化算法,如分支度量一次计算,每ACS查找——即4选1等措施,实现了高吞吐量(340 Mb/s)、低延时、低资源消耗的全并行Viterbi译码器。
  3. 所属分类:其它

    • 发布日期:2020-10-15
    • 文件大小:373760
    • 提供者:weixin_38738783