注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于DA算法的FIR滤波器设计与实现

  2. 在数字信号处理系统中，FIR数字滤波器多采用专用DSP芯片(如TMS320CXX系列)，这种基于DSP的处理系统存在很多优点，比如方案灵活、可操作性强、程序易于移植。但这种结构的滤波器多是根据FIR 滤波器的数据移位相乘累加的算法编写相应软件，利用软、硬件相互结合完成滤波器的设计。由于软件运行时，指令都是串行执行的，这严重制约了系统的运行速率，不能满足高传输速率，大数据吞吐量的数字信号的实时性处理要求。而基于DA算法的FPGA滤波器则是一种采用纯硬件的方式实现FIR 滤波器的方式，这种方法突出

  3. 所属分类：其它

    • 发布日期：2009-05-29
    • 文件大小：129024
    • 提供者：houxinqiang88

  1. 基于FPGA的高速FIR数字滤波器的设计

  2. 一篇利用FPGA实现高速FIR数字滤波器的论文

  3. 所属分类：硬件开发

    • 发布日期：2009-08-14
    • 文件大小：379904
    • 提供者：lyx403

  1. 基于MATLAB及FPGA的高速FIR滤波器的设计

  2. 基于MATLAB及FPGA的高速FIR滤波器的设计

  3. 所属分类：其它

    • 发布日期：2009-09-13
    • 文件大小：265216
    • 提供者：ljlcgs

  1. 基于MATLAB及FPGA的高速FIR滤波器的设计

  2. 基于MATLAB及FPGA的高速FIR滤波器的设计

  3. 所属分类：硬件开发

    • 发布日期：2009-12-11
    • 文件大小：265216
    • 提供者：ns1213

  1. 高速FIR滤波器的设计实现

  2. 硕士学位论文 高速FIR滤波器的设计实现

  3. 所属分类：专业指导

    • 发布日期：2010-05-28
    • 文件大小：8388608
    • 提供者：zzhito

  1. FIR滤波器的FPGA实现

  2. 随着科技的发展，电子电路的设计正逐渐摆脱传统的设计模式，而采用FPGA来设计电子电路正成为设计的趋势。这是因为采用FPGA设计电子电路不仅开发时间短，资金投入相对少，且可将电路板级产品集成为芯片级产品。纵观可编程逻辑器件的发展史，FPGA在结构原理、集成规模、下载方式、逻辑设计手段等方面的每一次进步都为现代电子设计技术的革命与发展提供了不可或缺的强大动力。在数字处理中，滤波占有重要的地位。数字滤波在语音和图像处理、HDTV、模式识别、谱分析等应用中经常用到。有一限长冲激响应(FIR)滤波器，由

  3. 所属分类：专业指导

    • 发布日期：2011-12-18
    • 文件大小：632832
    • 提供者：lixiaolei512

  1. 基于FPGA的FIR滤波器设计

  2. 随着FPGA 的发展以及相应EDA 软件工具的成熟，FPGA 在高速数字信号处理领域得到了越来越广泛的应用。

  3. 所属分类：软件测试

    • 发布日期：2013-01-08
    • 文件大小：1048576
    • 提供者：dnas0310

  1. 高速并行FIR滤波器的FPGA实现

  2. 高速并行FIR滤波器的FPGA实现,高速并行FIR滤波器的FPGA实现

  3. 所属分类：硬件开发

    • 发布日期：2013-01-26
    • 文件大小：320512
    • 提供者：firstfly_7

  1. 轻松设计数字FIR滤波器

  2. 以前，数字滤波器需要专门设计技术、高性能且昂贵的硬件、复杂的软件才能实现，因此应用非常有限。如今，随处可得的低成本高速数字信号处理IC，如乘法器和乘法器/累加器等，结合简单易用的标准化设计流程，已大大简化滤波器的实现。因此，如果应用需要滚降超过24 dB/倍频程的滤波器，那么设计库中应当包括数字滤波器。 在本文中，我们将比较数字滤波器与模拟滤波器，讨论各种数字滤波器架构，并通过一个范例一步一步说明如何设计FIR(非递归)滤波器。通过随附的参考文献可以找到本文仅略有提及的相关话题的更多信息。

  3. 所属分类：电信

    • 发布日期：2015-11-04
    • 文件大小：1048576
    • 提供者：louisignal

  1. 高速高性能滤波器设计

  2. 高速高性能FIR滤波器设计，包含滤波器仿真C语言代码以及Verilog代码。并行流水设计。

  3. 所属分类：硬件开发

    • 发布日期：2018-06-05
    • 文件大小：3072
    • 提供者：aierhaimian

  1. 基于CSD编码技术的FIR滤波器实现方案.pdf

  2. 在图像处理、语音识别等数字信号处理中，数字 引言 滤波器占有重要的地位，其性能对系统有直接的影响。随着系统在宽带、高速、实时信号处理上要求的提高，对滤波器的处理速度、性能等也提出更高的要求本文从FIR滤波器的系数考虑，采用CSD编码，对FIR数字滤波器进行优化设计。

  3. 所属分类：编解码

    • 发布日期：2020-06-26
    • 文件大小：925696
    • 提供者：hzwit

  1. 基于改进DA算法和流水线技术的FIR数字滤波器设计

  2. 提出了一种改进的分布式算法和一种具有流水线结构的加法树乘法器,设计了一种在FPGA上实现的FIR数字滤波器。介绍了改进的DA算法,对采用FPGA实现直接型结构移位相加乘法器FIR滤波器和改进DA算法的高速FIR滤波器的性能进行了比较。用VHDL在Quartus II平台上进行了仿真,给出了实现高效滤波功能的设计结果及不同算法的资源占用比较。

  3. 所属分类：其它

    • 发布日期：2020-07-05
    • 文件大小：545792
    • 提供者：weixin_38725426

  1. 基于FPGA的高速FIR数字滤波器的设计

  2. 本文利用FPGA乘累加的快速算法，可以设计出高速的FIR数字滤波器，使FPGA在数字信号处理方面有了长足的发展。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：228352
    • 提供者：weixin_38750003

  1. 基于dspbuilder的fir滤波器设计与仿真.pdf

  2. 应用Matlab/DSP_Builder可以对多种类型的电子线路模块或系统进行建模,分析和硬件实现,其强大的数学计算和系统仿真能力适合一些较复杂功能的系统和偏向于高速算法模块的设计和实现.文中通过一个64阶FIR低通滤波器的设计和仿真实例,介绍了基于Matlab/DSP_Builder/QuartusII/ModelSim工具软件联合设计的流程和一般方法.

  3. 所属分类：互联网

    • 发布日期：2020-08-21
    • 文件大小：3145728
    • 提供者：weixin_38747087

  1. 基于FPGA 的32阶FIR滤波器设计

  2. 研究了一种采用FPGA实现32阶FIR数字滤波器硬件电路方案；讨论了窗函数的选择、滤波器的结构以及系数量化问题；阐述了FIR滤波器的FPGA实现，各模块的设计以及如何优化硬件资源，提高运行速度等问题。实验结果表明了该方法的有效性。 　　随着软件无线电的发展，对于滤波器的处理速度要求越来越高。传统的FIR滤波器一般采用通用DSP处理器，但是DSP处理器采用的是串行运算，而FPGA是现场可编程阵列，可以实现专用集成电路，另外还可以采用纯并行结构及考虑流水线结构，因此在处理速度上可以明显高于DSP处理

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：869376
    • 提供者：weixin_38662327

  1. 单片机与DSP中的基于FPGA的高速FIR数字滤波器的设计

  2. 1 引 言 　　目前FIR滤波器的实现方法主要有3种：利用单片通用数字滤波器集成电路、DSP器件和可编程逻辑器件实现。单片通用数字滤波器使用方便，但由于字长和阶数的规格较少，不能完全满足实际需要。使用DSP器件实现虽然简单，但由于程序顺序执行，执行速度必然不快。 　　FPGA有着规整的内部逻辑阵列和丰富的连线资源，特别适合于数字信号处理任务，相对于串行运算为主导的通用DSP芯片来说，其并行性和可扩展性更好。但长期以来，FPGA一直被用于系统逻辑或时序控制上，很少有信号处理方面的应用，其原因主要

  3. 所属分类：其它

    • 发布日期：2020-11-30
    • 文件大小：154624
    • 提供者：weixin_38650508

  1. 单片机与DSP中的基于流水线技术的并行高效FIR滤波器设计

  2. 摘要：基于流水线技术，利用FPGA进行并行可重复配置高精度的FIR滤波器设计。使用VHDL可以很方便地改变滤波器的系数和阶数。在DSP中采用这种FIR滤波器的设计方法可以充分发挥FPGA的优势。     关键词：FIR滤波器 FPGA 流水线技术 数字滤波器可以滤除多余的噪声，扩展信号频带，完成信号预调，改变信号的特定频谱分量，从而得到预期的结果。数字滤波器在DVB、无线通信等数字信号处理中有着广泛的应用。在数字信号处理中，传统滤波器通过高速乘法累加器实现，这种方法在下一个采样周期到来期间

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：219136
    • 提供者：weixin_38520192

  1. 单片机与DSP中的基于FPGA流水线分布式算法的FIR滤波器的实现

  2. 摘要：提出了一种采用现场可编码门阵列器件（FPGA）并利用窗函数法实现线性FIR数字滤波器的设计方案，并以一个十六阶低通FIR数字滤波器电路的实现为例说明了利用Xilinx公司的Virtex-E系列芯片的设计过程。对于在FPGA中实现FIR滤波器的关键——乘加运算，给出了将乘加运算转化为查找表的分布式算法。设计的电路通过软件进行了验证并进行了硬件仿真，结果表明：电路工作正确可靠，能满足设计要求。 关键词：FIR滤波器 FPGA 窗函数 分布式算法 流水线随着数字技术日益广泛的应用，以现场可

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：92160
    • 提供者：weixin_38530211

  1. 单片机与DSP中的快速实现基于FPGA的脉动FIR滤波器

  2. 引言 　　目前，用FPGA(现场可编程门阵列)实现FIR(有限冲击响应)滤波器的方法大多利用FPGA中LUT(查找表)的特点采用DA(分布式算法)或CSD码等方法，将乘加运算操作转化为位与、加减和移位操作。这些结构需要占用器件较多的LE(逻辑元件)资源，设计周期长，工作频率低，实时性差。本文提出一种基于Stratix系列FPGA器件的新的实时高速脉动FIR滤波器的快速实现方法。利 用FGPA集成的DSP(数字信号处理器)乘加模块定制卷积运算单元，利用VHDL(甚高速集成电路硬件描述语言)元件

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：132096
    • 提供者：weixin_38603704

  1. 全并行FIR滤波器的FPGA实现与优化

  2. FIR数字滤波器的实现方法很多，而现代数字通信对实时性的需求决定其需要很高的数据吞吐率和处理速度。文章探求高速全并行FIR的FPGA实现方法，并以8输入15阶FIR滤波器为示例，在直接型FIR的基础上改进得到全并行FIR结构，采用Verilog硬件描述语言完成设计，仿真结果与MATLAB软件测试结果一致。在此基础上，提出两种改进措施，并进行综合、布局布线，对比所占资源，结果分布式FIR为硬件实现的最佳选择。

  3. 所属分类：其它

    • 发布日期：2021-01-29
    • 文件大小：1048576
    • 提供者：weixin_38697328
« 12 3 4 »