高速PCB设计，线长差异只是影响时序的因素之一，stack-up\via\stub\coplane\slot…这些因素在高速讯号设计的领域里，在PCB与package level，彼此是有不同程度的交互影响，如果只是一味的要求蛇线等长，而让走线的总线长大幅增加，并且蛇线本身引入的阻抗弯折处的不连续性与相邻线的电容寄生效应变大，这反而对高速讯号的设计是非常不利的，未蒙其利，先受其害。