注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. verilog 数值比较器，加法器等

  2. 在做verilog四位数值比较器的时候无意之中找到一篇好文章，里面不仅有四位数值比较器的函数还有加法器以及verilog的相关指导。供有兴趣的人士参考

  3. 所属分类：专业指导

    • 发布日期：2010-04-30
    • 文件大小：484352
    • 提供者：tonypeng030409

  1. 运算放大器信号运算电路 加法器 减法器等.doc

  2. 运算放大器信号运算电路 加法器 减法器等.doc 自己找的 还不错，适合长时间没看模电，又要找工作笔试的。

  3. 所属分类：专业指导

    • 发布日期：2010-07-15
    • 文件大小：168960
    • 提供者：open1058

  1. 32位加法器 lookahead算法 verilog

  2. 32位加法器 lookahead算法 verilog 先实现4位，再实现4*8=32位

  3. 所属分类：其它

    • 发布日期：2010-08-14
    • 文件大小：2048
    • 提供者：tonypeng030409

  1. VHDL加法器，全加器

  2. VHDL加法器，需要的拿去，全加，书上手打过来的，很辛苦，需要的顶一下吧

  3. 所属分类：其它

    • 发布日期：2010-10-18
    • 文件大小：1024
    • 提供者：ruisheng536

  1. 四位超前进位加法器Verilog HDL

  2. 四位超前进位加法器包括代码，输出值，输出波形，心得体会等。

  3. 所属分类：其它

    • 发布日期：2010-11-04
    • 文件大小：82944
    • 提供者：BWL0123456789

  1. 加法器的C语言源代码

  2. 加法器的C语言源代码，已经可以运行了，包括建好的工程，很实用！

  3. 所属分类：C

    • 发布日期：2010-12-29
    • 文件大小：3145728
    • 提供者：LCG2010101

  1. 32位浮点加法器源代码

  2. 32位浮点加法器VHDL源代码部分，双精度

  3. 所属分类：C/C++

    • 发布日期：2011-07-15
    • 文件大小：18432
    • 提供者：jacking999

  1. 快速加法器的设计

  2. 快速加法器的设计，四位先行进位，三种方法设计32位，16位补码加法电路

  3. 所属分类：专业指导

    • 发布日期：2011-11-21
    • 文件大小：2048
    • 提供者：nikkic

  1. 四位超前进位加法器

  2. 四位超前进位加法器实验报告，图形及图形分析

  3. 所属分类：软件测试

    • 发布日期：2011-11-28
    • 文件大小：51200
    • 提供者：tyn243222791

  1. 快速加法器的设计

  2. 快速加法器的几种方法以及设计思路，要求，内容详尽丰富

  3. 所属分类：讲义

    • 发布日期：2015-10-22
    • 文件大小：278528
    • 提供者：baidu_32216841

  1. 加法器,输入一个加数和另一个加数，VB6.0源代码

  2. 加法器,输入一个加数和另一个加数，VB6.0源代码

  3. 所属分类：VB

    • 发布日期：2008-12-17
    • 文件大小：5120
    • 提供者：gouyue

  1. 加法器电路

  2. 加法器的电路图,非原创，请勿喷。

  3. 所属分类：其它

    • 发布日期：2018-12-13
    • 文件大小：5120
    • 提供者：weixin_43812309

  1. 加法器、乘法器等运算电路

  2. 加法器、乘法器运算电路的相关知识介绍，比较详细，适合初学者，加法器包括超前进位加法器、曼彻斯特加法器、款位加法器、进位旁路加法器、进位选择加法器等，乘法器由树形乘法器等

  3. 所属分类：嵌入式

    • 发布日期：2020-07-14
    • 文件大小：5242880
    • 提供者：qq_41196674

  1. 加法器是什么?加法器电路原理

  2. 加法器 ： 加法器是为了实现加法的。 即是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。 对于1位......

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：62464
    • 提供者：weixin_38686542

  1. 超前进位４位加法器74LS283的VHDL程序实现

  2. 由于串行多位加法器的高位相加时要等待低位的进位，所以速度受到进位信号的限制而变慢，人们又设计了一种多位数超前进位加法器逻辑电路，使每位求和结果直接接受加数和被加数而不必等待地位进位，而与低位的进位信号无关，这就大大的提高了运算速度。现在简单介绍超前进位的运算方法，以及VHDL可编程逻辑编程。

  3. 所属分类：其它

    • 发布日期：2020-08-09
    • 文件大小：167936
    • 提供者：weixin_38672840

  1. 同相加法器电路原理与同相加法器计算

  2. 在电子学中，加法器是一种数位电路，其可进行数字的加法计算。加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。 　　对于加法器为什么大家都选用反相加法器，而不用同相加法器呢？ 　　基本原因是： 　　同相加法器输入阻抗高，输出阻抗低 反相加法器输入阻抗低，输出阻抗高 　　当选用同相加法器时，如A输入信号时

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：110592
    • 提供者：weixin_38557095

  1. 4位超前进位加法器的数据流建模+层次建模

  2. 4位超前进位加法器的数据流建模+层次建模，有测试文件，定义两个辅助函数：进位生成函数，进位传递函数。通常把实现上述逻辑的电路称为进位生成/传递部件 。CLA加法器由“进位生成/传递部件”、“CLA部件”和“求和部件”构成 。

  3. 所属分类：硬件开发

    • 发布日期：2020-11-03
    • 文件大小：399360
    • 提供者：qq_45861449

  1. 嵌入式系统/ARM技术中的一款32位嵌入式CPU的定点加法器设计

  2. 摘要：根据一块32位嵌入式CPU的400MHz主频的要求，结合该CPU五级流水线结构，并借鉴各种算法成熟的加法器，提出了一种电路设计简单、速度快、功耗低、版图面积小的32位改进定点加法器的设计方案，为后续浮点加法器的设计提供了很好的铺垫。 关键词：借鉴 改进 定点 加法器从CPU的指令执行频率上看，算术逻辑单元、程序计数器、协处理器是CPU中使用频率最多的模块，而加法器正是这些模块的核心部件，几乎所有的关键路径都与之有关，因而设计一种通用于这些模块的加法器是整个CPU设计中关键的一步。为此

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：83968
    • 提供者：weixin_38680764

  1. 单片机与DSP中的基于PLC的SD加法器在DSP领域中的应用

  2. 摘  要：本文提出了一种以SD(Singed_Digit)数表示的求和计算方法，克服了传统的二进制数表示求和过程中产生的进位对运算速度的限制。并在此基础上应用硬件描述语言(VHDL)设计实现了基于可编程逻辑器件(PLD)的SD加法器，简化了求和运算过程。实验证明，通过这种算法可得到运算速度高、电路结构简单的高速加法器。以满足数字信号处理(DSP)系统的高性能要求。      关键词：PLDSD数表示   SD加法器   DSP         信息社会的标志性产品是电子产品，现

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：172032
    • 提供者：weixin_38602098

  1. Verilog加法器代码

  2. Verilog加法器代码，可以通过Vivado运行

  3. 所属分类：硬件开发

    • 发布日期：2020-12-19
    • 文件大小：190464
    • 提供者：weixin_43074474
« 12 3 4 5 6 7 8 9 10 ... 38 »