点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - ,复数乘法器
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
一种适用于CMMB 标准的新型FFT 处理器设计
针对中国移动多媒体广播(CMMB)系统中高速FFT 处理器的设计要求,提出了一 种新的适用4096 或2048 点FFT 算法的实现结构。文中采用了混合基4/2、按频率抽取FFT 算法,完成了4096/2048 点,13bit 位宽,定点复数FFT 的设计。基4 蝶形单元中采用13*10 的算术乘法器并使用6 级流水线设计,提高了FFT 的处理速度。此外通过级与级之间的控 制能够采用同一套结构实现两个点数的FFT 变换,节约了资源。本设计将每一级划分为一 个功能模块,全部采用VerilogHD
所属分类:
其它
发布日期:2009-11-23
文件大小:403456
提供者:
seixght86
Radix-8复数除法器的设计与实现
:设计了一种高性能、低功耗的Radix-8时序复数除法器.该复数除法器采用了逐位递归算法 和操作数预变换技术,并在传统结构的基础上,选用冗余形式保留预校正变量,节省了超长进位加 法器的使用,缩短了关键路径的延时.设计还通过实部和虚部商位的合并以及基于6输入查找表结 构的硬件优化,提高了乘加逻辑单元的资源利用率.Stratix-II型现场可编程逻辑器件仿真验证表 明,与使用超长进位加法器的传统结构相比,所设计的复数除法器的速度提高了44%,硬件资源减 少了31%.
所属分类:
专业指导
发布日期:2013-11-14
文件大小:476160
提供者:
wb2009_happy
复数乘法器设计(VHDL)
详细介绍了VHDL语言的复数乘法器的过程,适合FPGA初学者
所属分类:
硬件开发
发布日期:2008-12-28
文件大小:3072
提供者:
yebuseng
Vivado Xilinx FFT快速傅里叶变换IP核详解
自己阅读XILINX FFT IP核整理的中文文档 快速傅里叶变换v9.0 IP核指南 ——Vivado设计套件 介绍:Xilinx FFT IP核是一种计算DFT的有效方式。 特点:•前向变换(FFT)和反向变换(IFFT)在复数空间,并且可以在运行的同时进行选择配置 •变换点数范围:N=2^m,m=3~16 •数据精度范围:b_x=8~34 •相位精度范围:b_w=8~34 •算术处理方式:不放缩(全精度)定点 放缩定点 块浮点 •输入数据定点数类型和浮点数类型 •舍入或者截尾 •数据和相
所属分类:
硬件开发
发布日期:2018-05-13
文件大小:58368
提供者:
prisoner123
复数乘法器的verilog HDL设计代码
复数乘法器本身十分很简单,这里复数乘法器的乘积项的计算调用了wallace树乘法器,故本乘法器的verilog HDL代码中包括了wallace树乘法器模块。仔细内容请浏览我的博客。
所属分类:
硬件开发
发布日期:2018-05-14
文件大小:2048
提供者:
reborn_lee
复数乘法器的verilog HDL设计代码及其测试文件(修改版)
本压缩文件包括复数乘法器以及其测试文件,复数乘法器本身原理简单,但其乘积项运用到了Wallace树乘法器,所以本代码是在Wallace树乘法器的基础上的复数乘法器。
所属分类:
硬件开发
发布日期:2018-05-15
文件大小:1024
提供者:
reborn_lee
DSP硬件实现的优化(一)—FPGA中复数乘法器的优化
在数字信号处理中,特别是在通信信号处理的应用中,经常会遇到复数乘法器。有些朋友可能会感到奇怪,信号都是实信号,哪来的复数呢?其实在通信信号中,基带信号会被分为I,Q两路,然后用QPSK/DQPSK进行调制。接收端解调后又会得到两路信号。
所属分类:
其它
发布日期:2020-08-27
文件大小:40960
提供者:
weixin_38664159
嵌入式系统/ARM技术中的HSP50415在中频数字化发射机中的应用
软件无线电技术,顾名思义是用现代化软件来操纵、控制传统的"纯硬件电路"的无线通信。软件无线电技术的重要价值在于:传统的硬件无线电通信设备只是作为无线通信的基本平台,而许多的通信功能则是由软件来实现,打破了有史以来设备的通信功能的实现仅仅依赖于硬件发展的格局。软件无线电技术的出现是通信领域继固定通信到移动通信,摸拟通信到数字通信之后第三次革命。 1 HSP50415的功能特点 1.1 HSP50415的内部结构功能 HSP50415由256级深度的FIFO数据缓冲器、星座映射器、成形和
所属分类:
其它
发布日期:2020-10-22
文件大小:301056
提供者:
weixin_38546308
固定1024点流水线FFT处理器研究
快速傅里叶变换(FFT)算法实现的流水线结构FFT处理器在实时专用处理器中得到了广泛应用.Bi和Jones提出一种固定1024点流水线FFT处理器结构,该结构在运算的每级只采用一个复数乘法器.
所属分类:
其它
发布日期:2020-10-21
文件大小:199680
提供者:
weixin_38739164
二维FIR滤波器的FPGA实现
对二维信号实时处理涉及大量的复数运算且对运算速度要求很高,因此二维有限长单位脉冲响应滤波器(2D—FIR)的结构比一维滤波器要复杂得多。通过对二维滤波器重要运算单元复数乘法的分析、优化减小了其所需实数乘法器的个数。采用Quartus II软件综合可以得到算法优化后的二维滤波器占用逻辑资源减少了16%,工作速度提高了13%。
所属分类:
其它
发布日期:2020-10-26
文件大小:193536
提供者:
weixin_38670531
Radix-2 Cooley-Tukey算法的实现
radix-2 FFT可以用蝶形处理器有效地实现,这种处理器除了蝶形本身外,还包括额外的旋转因子复数乘法器。 radix-2蝶形处理器由一个复数加法器、一个复数减法器和一个旋转因子的复数乘法器组成。旋转因子的复数乘法通常由4次实数乘法和2次加/减法运算实现。但是只用3次实数乘法和3次加/减法运算构造复数乘法器也是可能的,因为一个操作数是可以预先计算的。算法如下: 检验: 这种算法使用了3次乘法、1次加法和2次减法,其代价是额外的第三个表。 下面的示例说明了这种
所属分类:
其它
发布日期:2020-11-13
文件大小:391168
提供者:
weixin_38737630
单片机与DSP中的二维FIR滤波器的FPGA实现
摘要:对二维信号实时处理涉及大量的复数运算且对运算速度要求很高,因此二维有限长单位脉冲响应滤波器(2D—FIR)的结构比一维滤波器要复杂得多。通过对二维滤波器重要运算单元复数乘法的分析、优化减小了其所需实数乘法器的个数。采用Quartus II软件综合可以得到算法优化后的二维滤波器占用逻辑资源减少了16%,工作速度提高了13%。 0 引言 二维有限长单位脉冲响应滤波器(2D—FIR)用于对二维信号的处理,如在通信领域中广泛采用2D-FIR完成对I、Q两支路基带信号的滤波[1]。由于涉
所属分类:
其它
发布日期:2020-11-12
文件大小:119808
提供者:
weixin_38611508
单片机与DSP中的单片DSP处理器功能系统的SOPC技术设计
结合Altera公司推出的Nios II嵌入式软核处理器,提出一种具有常规DSP处理器功能的NiosII系统SOPC解决方案;利用NiosII可自定叉指令的特点。 通过Matlab和DSP Builder或直接用VHDL设计并生成复数乘法器、整数乘法器和浮点乘法器等硬件模块,将它们定制为相应的指令,从而将软件的灵活性和硬件的高速性结合起来,较好地解决了传统DSP处理器所面临的速度问题、硬件结构不可重构性问题、开发升级周期长和不可移植性等问题。 随着微电子技术和计算机工具软件的发展,可
所属分类:
其它
发布日期:2020-11-25
文件大小:158720
提供者:
weixin_38720390
单片机与DSP中的一种基于NiosⅡ的可重构DSP系统设计
摘 要:应用Nios II嵌入式软核处理器所具有的可自定义指令的特点,本文提出了一种具有常规DSP功能的Nios II系统SOPC解决方案。用户可通过Matlab和DSP Builder或VHDL语言来设计复数乘法器、整数乘法器、浮点乘法器等硬件模块,再将它们定制为相应的指令,从而实现软件的灵活性和硬件高速性的结合。关键词:SOPC;Nios II嵌入式软核处理器;FPGA;DSP 引言 为了解决传统DSP所面临的速度低、硬件结构不可重构、开发升级周期长和不可移植等问题,本文应用Altera
所属分类:
其它
发布日期:2020-12-06
文件大小:92160
提供者:
weixin_38653385
HSP50415在中频数字化发射机中的应用
软件无线电技术,顾名思义是用现代化软件来操纵、控制传统的"纯硬件电路"的无线通信。软件无线电技术的重要价值在于:传统的硬件无线电通信设备只是作为无线通信的基本平台,而许多的通信功能则是由软件来实现,打破了有史以来设备的通信功能的实现仅仅依赖于硬件发展的格局。软件无线电技术的出现是通信领域继固定通信到移动通信,摸拟通信到数字通信之后第三次革命。 1 HSP50415的功能特点 1.1 HSP50415的内部结构功能 HSP50415由256级深度的FIFO数据缓冲器、星座映射器、成形和
所属分类:
其它
发布日期:2021-01-19
文件大小:390144
提供者:
weixin_38589316