注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 针对DDR2-800和DDR3的PCB信号完整性设计

  2. 针对DDR2-800和DDR3的PCB信号完整性设计.包括涉及阻抗，层叠，拓扑，时序等设计方案与分析。

  3. 所属分类：专业指导

    • 发布日期：2010-03-12
    • 文件大小：1048576
    • 提供者：zklion

  1. DDR2 DDR3 介绍与时序分析

  2. DDR2 DDR3 介绍与时序分析.就目前主流DDR进行讲解。 对DDR2的布线规则方案分析。

  3. 所属分类：专业指导

    • 发布日期：2010-03-12
    • 文件大小：1048576
    • 提供者：zklion

  1. DDR Layout Guide

  2. SDRAM, DDR, DDR2, DDR3是RAM技术发展的不同阶段, 对于嵌入式系统来说, SDRAM常用在低端, 对速率要求不高的场合, 而在DDR/DDR2/DDR3中，目前基本上已经以DDR2为主导，相信不久DDR3将全面取代DDR2, 关于DDR, DDR2, DDR3, 其原理这里不多介绍, 其典型差别就是在内部逻辑的"预存取"技术有所差别, 但是从外部接口之间的速率来看, 他们基本类似, 就是clock，strobe，data，address, control, command

  3. 所属分类：嵌入式

    • 发布日期：2010-07-29
    • 文件大小：792576
    • 提供者：xudaofang

  1. DDR2 and DDR3 Design Challenges

  2. 介绍DDR2和DDR3的设计难点，利用cadence做信号完整性分析，包括时序分析等等

  3. 所属分类：专业指导

    • 发布日期：2010-11-09
    • 文件大小：1048576
    • 提供者：ys771227

  1. DDR2Layout指导手册

  2. DDR2Layout指导手册 DDR布线通常是一款硬件产品设计中的一个重要的环节，也正是因为其重要性，网络上也有大把的人在探讨DDR布线规则，有很多同行故弄玄虚，把DDR布线说得很难，我在这里要反其道而行之，讲一讲DDR布线最简规则与过程。 如果不是特别说明，每个步骤中的方法同时适用于DDR1，DDR2和DDR3。PCB设计软件以Cadence Allgro 16.3为例。 第一步，确定拓补结构（仅在多片DDR芯片时有用） 首先要确定DDR的拓补结构，一句话，DDR1/2采用星形结构，DDR3

  3. 所属分类：硬件开发

    • 发布日期：2018-04-20
    • 文件大小：2097152
    • 提供者：fanpeng314

  1. PCB的SI设计：DDR2、DDR3应该是这样的

  2. 本文章主要涉及到对DDR2和DDR3在设计印制线路板（PCB）时，考虑信号完整性和电源完整性的设计事项，这些是具有相当大的挑战性的。文章重点是讨论在尽可能少的PCB层数，特别是4层板的情况下的相关技术，其中一些设计方法在以前已经成熟的使用过。 　　1. 介绍 　　目前，比较普遍使用中的DDR2的速度已经高达800 Mbps，甚至更高的速度，如1066 Mbps，而DDR3的速度已经高达1600 Mbps。对于如此高的速度，从PCB的设计角度来讲，要做到严格的时序匹配，以满足波形的完整性，这里

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：841728
    • 提供者：weixin_38688097