注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog HDL硬件描述语言.pdf

  2. Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。

  3. 所属分类：其它

    • 发布日期：2009-05-07
    • 文件大小：4194304
    • 提供者：wuchengbai

  1. 华为_Verilog HDL入门教程

  2. 华为_Verilog HDL入门教程，华为_Verilog HDL入门教程

  3. 所属分类：专业指导

    • 发布日期：2009-05-09
    • 文件大小：287744
    • 提供者：hy7758521

  1. Verilog HDL教程

  2. 很好用的Verilog HDL教程 对于初学者而言，浅显易懂

  3. 所属分类：专业指导

    • 发布日期：2009-05-09
    • 文件大小：4194304
    • 提供者：wayl29

  1. Verilog HDL 入门教程

  2. 本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌握HDL 设计方法，初步了解并掌握Verilog HDL语言的基本要素，能够读懂简单的设计代码并能 够进行一些简单设计的Verilog HDL建模。

  3. 所属分类：专业指导

    • 发布日期：2009-05-11
    • 文件大小：287744
    • 提供者：liu639639

  1. Verilog HDL简明教程.doc

  2. Verilog HDL语言最初是于1983年由Gateway Design Automation公司为其模拟器产品开发的硬件建模语言。那时它只是一种专用语言。由于他们的模拟、仿真器产品的广泛使用，Verilog HDL 作为一种便于使用且实用的语言逐渐为众多设计者所接受。在一次努力增加语言普及性的活动中，Verilog HDL语言于1990年被推向公众领域。 Open Verilog International （OVI）是促进Verilog发展的国际性组织。1992年， OVI决定致力于推广

  3. 所属分类：嵌入式

    • 发布日期：2009-05-13
    • 文件大小：268288
    • 提供者：hometownjlu

  1. Verilog HDL汉明码校验

  2. 用VERILOG HDL 编写的通信中常用的汉明码的编码和解码方法，测试软件为QUARTUSII。

  3. 所属分类：专业指导

    • 发布日期：2009-05-16
    • 文件大小：175104
    • 提供者：xiaomi3911826

  1. Verilog HDL参考资料

  2. 很好的Verilog HDL参考资料，好不容易得到的，共享了......................................

  3. 所属分类：专业指导

    • 发布日期：2009-05-21
    • 文件大小：1048576
    • 提供者：chenghappy

  1. Verilog HDL编程

  2. 经典的Verilog HDL编程入门教程，学Verilog HDL编程从此书开始!

  3. 所属分类：专业指导

    • 发布日期：2009-06-04
    • 文件大小：4194304
    • 提供者：qhbmars911

  1. Verilog+HDL与数字系统设计简明教程（PPT）

  2. Verilog+HDL与数字系统设计简明教程（PPT） （上次下载的花了10个资源分，现在共享出来）

  3. 所属分类：专业指导

    • 发布日期：2009-06-12
    • 文件大小：8388608
    • 提供者：li6237

  1. Verilog HDL硬件描述语言教程

  2. Verilog HDL硬件描述语言教程，看了就知道

  3. 所属分类：专业指导

    • 发布日期：2009-06-15
    • 文件大小：4194304
    • 提供者：chensj1111

  1. Verilog HDL实例教程代码

  2. Verilog HDL实例教程代码,包括加法器设计，乘法器设计， 除法器设计，异步FIFO设计，伪随机序列应用设计， RS(204,188)译码器的设计等

  3. 所属分类：专业指导

    • 发布日期：2009-06-19
    • 文件大小：28672
    • 提供者：gddengyl

  1. VHDL写的51核学习HDL语言基本语法和基本数字器件的描述以后可以写个简化51核，能对MCU的构架、处理流程有个清晰的概念。

  2. VHDL和Verilog写的51核，学习HDL语言基本语法和基本数字器件的描述以后可以写个简化51核，能对MCU的构架、处理流程有个清晰的概念。

  3. 所属分类：专业指导

    • 发布日期：2009-06-24
    • 文件大小：977920
    • 提供者：fangmingoy

  1. Verilog HDL程序设计实例祥解一书源码一章二章

  2. Verilog HDL程序设计实例祥解一书源码一章二章 由于只能上传小于是15M，所以分块上传

  3. 所属分类：专业指导

    • 发布日期：2009-07-05
    • 文件大小：392192
    • 提供者：andysanshaoye

  1. Verilog HDL程序设计实例祥解一书源码一章二章

  2. Verilog HDL程序设计实例祥解一书源码一章二章 由于只能上传小于是15M，所以分块上传

  3. 所属分类：专业指导

    • 发布日期：2009-07-05
    • 文件大小：7340032
    • 提供者：andysanshaoye

  1. Verilog HDL程序设计实例祥解一书源码10-13章

  2. Verilog HDL程序设计实例祥解一书源码10-13章传完了所有源码由于只能上传小于是15M，所以分块上传

  3. 所属分类：其它

    • 发布日期：2009-07-05
    • 文件大小：11534336
    • 提供者：andysanshaoye

  1. Verilog HDL教程

  2. Verilog HDL教程，pdf版的教程

  3. 所属分类：专业指导

    • 发布日期：2009-09-22
    • 文件大小：223232
    • 提供者：huazaicola

  1. Verilog HDL 简明教程

  2. 简介：Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。　　Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期

  3. 所属分类：嵌入式

    • 发布日期：2009-04-12
    • 文件大小：138240
    • 提供者：irisflowers

  1. Mentor新版HDL工具套件可缩短产品开发周期

  2. Mentor Graphics公司近日宣布在其最新版本的HDL Designer Series工具中增加了一种同步设计检验和创建环境。该HDL Designer Series环境能为ASIC和FPGA提供最具效率的HDL设计解决方案，适用于个体工程人员和大型设计团队，并有助于缩短开发周期和反工时间。  　　基于上述功能，HDL Designer完全集成了业界首个高速HDL设计检验引擎，可用于实现优化的实时和同步设计。该版本组件还支持SystemVerilog及Property Specifica

  3. 所属分类：其它

    • 发布日期：2020-11-29
    • 文件大小：37888
    • 提供者：weixin_38743391

  1. FPGA-LPLIB_ALU：具有算术和逻辑单元（例如加法器，计数器，lfsr，移位器和通用alu块）的VHDL设计存储库-源码

  2. FPGA-LPLIB_ALU 具有算术和逻辑单元（例如加法器，计数器，lfsr，移位器和通用alu模块）的VHDL设计存储库。 目录 hdl/包含用于FPGA设计和测试平台的VHDL源。 list/包含* .lst文件，其中包含要编译的源路径。 用于Aldec Riviera-PRO，HDL模拟器的rundir_riviera/ rundir。 scr ipt_bash/通用bash脚本实用程序。 图书馆 lib.lplib_alu.lst lib.lplib_alu_verif.ls

  3. 所属分类：其它

    • 发布日期：2021-02-08
    • 文件大小：29696
    • 提供者：weixin_42108054

  1. HDL仿真器基于事件的仿真算法

  2. 目前，HDL仿真器主要有三种实现算法(机制)：基于时间的算法(Time-Based)、基于事件的算法(Event-Based，EBS)和基于周期的算法(Cycle-Based，CBS) 　　基于时间的算法适合处理连续的时间及变量，其会在每一个时间点对所有的电路元件进行计算。但是，在大部分情况下，每一个时间点只有约2%~10%的电路处于活动(运行)状态，所以该算法效率非常低。 　　基于事件的算法适合处理离散的时间、状态和变量。该算法只有在电路状态发生变化时才进行处理，只仿真

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：97280
    • 提供者：weixin_38659812
« 12 3 4 5 6 7 8 9 10 ... 50 »