注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 深入了解内存，DDR\SDRAM

  2. 深入讲解内存，对于理解硬件及相关软件编程具有指导意义

  3. 所属分类：专业指导

    • 发布日期：2009-07-23
    • 文件大小：754688
    • 提供者：wulei1210

  1. 高手进阶，终极内存技术指南——完整进阶版

  2. 高手进阶，终极内存技术指南——完整进阶版是了解SDRAM，DDR技术的绝好教程。

  3. 所属分类：Java

    • 发布日期：2009-09-25
    • 文件大小：3145728
    • 提供者：snowthunderlp

  1. DDR信号测量方法及信号完整性验证

  2. 随着DDR 存储技术的不断发展，DDR 信号的完整性问题也日益突出。要想在测 量中得到最佳结果，必须采用恰当的测量方法。本文所建议的利用MSO 分离读/写周 期并进行协议解码，以及利用区域触发功能分离读/写信号的方法在解决DDR 信号完 整性测量中的问题时，一定会给大家带来很大帮助。

  3. 所属分类：专业指导

    • 发布日期：2010-09-13
    • 文件大小：892928
    • 提供者：shaggy1984

  1. DDR内存布线指导_Micron.pdf

  2. Micro DDR 内存布线指导 观点 在现代高速数字电路的设计过程中，工程师总是不可避免的会与DDR 或者DDR2，SDRAM 打交道。DDR的工作频率很高，因此，DDR 的Layout 也就成为了一个十分关键的问题，很多时候，DDR 的布线直接影响着信号完整性。下面本文针对DDR 的Layout 问题进行讨论

  3. 所属分类：硬件开发

    • 发布日期：2012-02-20
    • 文件大小：423936
    • 提供者：hmanhcc

  1. DDR内存布线指导

  2. 在现代高速数字电路的设计过程中，工程师总是不可避免的会与DDR或者DDR2，SDRAM打交道。DDR的工作频率很高，因此，DDR的布线（或者Layout）也就成为了一个十分关键的问题，很多时候，DDR的布线直接影响着信号完整性。

  3. 所属分类：硬件开发

    • 发布日期：2012-03-30
    • 文件大小：410624
    • 提供者：realsendoh

  1. DDR硬件设计要点

  2. DDR硬件设计要点，DDR的时钟为差分走线，一般使用终端并联100欧姆的匹配方式，差分走线差分对控制阻抗为100ohm，单端线50ohm

  3. 所属分类：其它

    • 发布日期：2012-08-15
    • 文件大小：62464
    • 提供者：xinghai5000

  1. DDR-Ⅱ与DDR-Ⅲ（一）高手进阶，终极内存技术指南——完整进阶版 .doc

  2. 作为DDR的接班人，DDR-Ⅱ在规范制定之初就引起了广泛的关注，进入2002年，三星、Elpida、Hynix、Micron等都相继发布了DDR -Ⅱ芯片（最早由三星在5月28日发布），让人觉得DDR-Ⅱ突然和我们近了。可是，DDR-Ⅱ规范却一直没有正式公开，在JEDEC上仍只有一篇ATi 技术人员写的，在目前看来有些内容都已过时的简要介绍。

  3. 所属分类：嵌入式

    • 发布日期：2012-08-28
    • 文件大小：1048576
    • 提供者：buptfoxfox

  1. DDR SDRAM原理

  2. DDR SDRAM全称为Double Data Rate SDRAM，中文名为“双倍数据流SDRAM”。DDR SDRAM在原有的SDRAM的基础上改进而来。也正因为如此，DDR能够凭借着转产成本优势来打败昔日的对手RDRAM，成为当今的主流。本文只着重讲讲DDR的原理和DDR SDRAM相对于传统SDRAM（又称SDR SDRAM）的不同。

  3. 所属分类：硬件开发

    • 发布日期：2012-09-02
    • 文件大小：583680
    • 提供者：jklinqing007

  1. 高手进阶，终极内存技术指南—完整篇（SDRAM，DDR）

  2. 高手进阶，终极内存技术指南——完整篇，最好的内存讲解，SDRAM，DDR控制；

  3. 所属分类：硬件开发

    • 发布日期：2013-08-28
    • 文件大小：1048576
    • 提供者：tangtest2012

  1. DDR内存pcb布线指导

  2. 高速数字电路的设计过程中，工程师总是不可避免的会与 DDR 或者 DDR2，SDRAM 打交道。DDR的工作频率很高，因此，DDR 的 Layout 也就成为了一个十分关键的问题，很多时候，DDR 的布线直接影响着信号完整性。本文针对 DDR 的 Layout 问题进行讨论。

  3. 所属分类：硬件开发

    • 发布日期：2016-10-20
    • 文件大小：423936
    • 提供者：zhj1126278757

  1. DDR设计系列.zip

  2. 资料里面包括，DDR内存条的设计，SDRAM的原理和时序，DDRII的PCB设计，再谈DDR内存布线等，对内存条的电路设计有一定的帮助作用。

  3. 所属分类：硬件开发

  1. PADS复用，CPU复用，DDR复用功能，PADS复用模块.rar

  2. DDR复用，CPU复用视频，非常好用，一看就懂，讲得非常的详细非常的好，确实是一个好资料哦，大家可以看看

  3. 所属分类：硬件开发

    • 发布日期：2020-06-22
    • 文件大小：331350016
    • 提供者：yu900922peng

  1. 电路板DDR布线规范

  2. 其中讲解了画电路板时，DDR内存布线时候应注意的规范的规范

  3. 所属分类：专业指导

    • 发布日期：2010-05-13
    • 文件大小：1048576
    • 提供者：danielzdh

  1. Candence-Allegro-shemic+pcb.rar(官网demo-candence+allegro 6层，含BGA，原理及PCB设计学习绝佳实例)

  2. 官网demo板，6层PCB，核心是TI-超低功耗DSP器件，支持网口PHY，DDR，NANDFLAH,SD卡，LCD，camera，audio-in/out,usb,sata等各种外设，包含成套的完善的原理图及PCB源文件，PCB库文件及相关工程文件，BGA361及其他高速信号，及对于学习BGA布局布线，DDR布局布线，PHY布局布线等，是Candence及allegro的绝佳设计实际例程。

  3. 所属分类：嵌入式

    • 发布日期：2020-07-06
    • 文件大小：3145728
    • 提供者：weixin_45803295

  1. DDR线长匹配与时序

  2. DDR布线在PCB设计中占有举足轻重的地位，设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序，线长匹配又是一个重要的环节。我们来回顾一下，DDR布线，线长匹配的基本原则是：地址，控制/命令信号与时钟做等长。

  3. 所属分类：其它

    • 发布日期：2020-07-17
    • 文件大小：70656
    • 提供者：weixin_38670297

  1. 电源技术中的为DDR-SDRAM量身定制的高效电源管理芯片

  2. 与其它存储器技术相比，DDRSDRAM具有出众性能、很低的功耗以及更具竞争力的成本。可与以前的SDRAM技术相比，DDRx存储器需要一个更复杂的电源管理新架构。本文探讨了DDR电源管理架构的理想选择。 　　与其它存储器技术相比，DDRSDRAM具有出众性能、很低的功耗以及更具竞争力的成本，目前已普遍应用在桌面电脑和便携计算应用中。 　　最初，DDR的数据传输速率只有266MBps,而普通SDRAM的速率只有133MBps.随后，DDR数据传输速率增加400MBps.第二代DDR,即2004年初登

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：135168
    • 提供者：weixin_38670531

  1. 电子测量中的利用高带宽混合信号示波器进行DDR验证和调试的技巧

  2. DDR存储器，也称双倍数据率同步动态随机存储器，常用于高级嵌入式电路系统的设计，包括计算机、交通运输、家庭娱乐系统、医疗设备和消费类电子产品。DDR的广泛采用也推动着DDR存储器自身的研发，在DDR 1和DDR 2逐渐得到普及并成熟运用于某些行业的同时，新的DDR技术也开始出现在电子产品设计中，如DDR3(第三代DDR技术)和LPDDR(低功耗DDR技术)器件，它们能提供更高的性能。你可能认为DDR存储器的设计非常简明，但事实上，这些存储器件中更高的数据率和更低的电压常常会令你感到很难有设计裕量

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：227328
    • 提供者：weixin_38737335

  1. 用高带宽混合信号示波器进行DDR验证和调试的技巧

  2. DDR存储器，也称双倍数据率同步动态随机存储器，常用于高级嵌入式电路系统的设计，包括计算机、交通运输、家庭娱乐系统、医疗设备和消费类电子产品。DDR的广泛采用也推动着DDR存储器自身的研发，在DDR 1和DDR 2逐渐得到普及并成熟运用于某些行业的同时，新的DDR技术也开始出现在电子产品设计中，如DDR3(第三代DDR技术)和LPDDR(低功耗DDR技术)器件，它们能提供更高的性能。你可能认为DDR存储器的设计非常简明，但事实上，这些存储器件中更高的数据率和更低的电压常常会令你感到很难有设计裕量

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：215040
    • 提供者：weixin_38707153

  1. DDR信号测量方法及信号完整性验证面临的挑战与建议

  2. 1． DDR概述 　　如今，存储器件在计算机、汽车与消费电子产品上可谓无所不在。其中DDR SDRAM(双数据率同步动态随机存取存储器)是最常用的存储器设计技术之一，而随着该技术的发展，其传输速率在日益加快，功耗在日益降低。 　　传输速度加快使得此类存储器的验证难度呈指数上升。存储系统要准确工作，其信号完整性必须满足某种最低要求。因为信号完整性对系统互通性而言非常关键，或者说只有保持信号完整性才能保证不同厂商生产的器件在一起使用时能够很好地结合。信号完整性问题会引发包括时序冲突、协议背离、时

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：324608
    • 提供者：weixin_38747216

  1. FIFO_MIG_BASED_AXI：IP-Fi，DDR和MIG c AXI4内存映射接口-源码

  2. FIFO_MIG_BASED_AXI：IP-Fi，DDR和MIG c AXI4内存映射接口

  3. 所属分类：其它

    • 发布日期：2021-03-04
    • 文件大小：1048576
    • 提供者：weixin_42112894
« 12 3 4 5 6 7 8 9 10 ... 50 »