注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 利用SN74181芯片构成16位ALU的原理

  2. 用SN74181和SN74182设计如下的32位ALU． 两重进位方式 三重进位方式 行波进位方式 包括--运算器组成实例

  3. 所属分类：嵌入式

    • 发布日期：2009-07-06
    • 文件大小：398336
    • 提供者：hellomlc

  1. Verilog ARM ALU设计

  2. 这是用Verilog语言写的ARM的ALU的设计，可以完成全部的16条算术指令，如加、减、反向减、带进位加等

  3. 所属分类：硬件开发

    • 发布日期：2010-11-02
    • 文件大小：715776
    • 提供者：Swange

  1. 16bitALU-verilog

  2. 一个16位ALU设计，该ALU主要能实现算术运算(加、减、带进位加、带进位减、加1、减1、传输)、逻辑运算(与、或、非、异或、同或、逻辑左移、逻辑右移操作)。

  3. 所属分类：专业指导

    • 发布日期：2011-01-04
    • 文件大小：1024
    • 提供者：lisajelly

  1. ALU算术逻辑运算 multisim实现

  2. ALU能进行多种算术运算和逻辑运算。4位ALU-74LS181能进行16种算术运算和逻辑运算。 （1）.掌握算术逻辑单元（ALU）的工作原理； （2）.熟悉简单运算器的数据传送通路； （3）.画出逻辑电路图及布出美观整齐的接线图； （4）.验证4位运算功能发生器（74LS181）组合功能。

  3. 所属分类：专业指导

    • 发布日期：2011-05-17
    • 文件大小：81920
    • 提供者：haoshiduo159

  1. 组成原理课程设计

  2. 7号，16号，29号指令，用VHDL语言实现16位锁存器和4位锁存器，并用modelsim进行仿真，给出必要的时序图

  3. 所属分类：嵌入式

    • 发布日期：2011-12-28
    • 文件大小：6291456
    • 提供者：richardkaola

  1. 计算机组成原理 8位实验CPU设计与实现

  2. 1. 深入掌握CPU的工作原理，包括ALU、控制器、寄存器、存储器等部件的工作原理； 2. 熟悉和掌握指令系统的设计方法，并设计简单的指令系统； 3. 理解和掌握小型计算机的工作原理，以系统的方法建立起整机概念； 4. 理解和掌握基于VHDL语言和TEC-CA硬件平台设计模型机的方法。 二、设计要求 　　参考所给的16位实验CPU的设计与实现，体会其整体设计思路，并理解该CPU的工作原理。在此基础上，对该16位的实验CPU（称为参考CPU）进行改造，以设计得到一个8位的CPU。总的要求是将原来

  3. 所属分类：专业指导

    • 发布日期：2013-06-04
    • 文件大小：1048576
    • 提供者：u010241224

  1. atmega 16中文资料

  2. ATmega16是基于增强的AVR RISC结构的低功耗8 位CMOS微控制器。由于其先进的指令集以及单时钟周期指令执行时间，ATmega16 的数据吞吐率高达1 MIPS/MHz，从而可以减缓系统在功耗和处理速度之间的矛盾。 　　ATmega16 AVR 内核具有丰富的指令集和32 个通用工作寄存器。所有的寄存器都直接与运算逻单元(ALU) 相连接，使得一条指令可以在一个时钟周期内同时访问两个独立的寄存器。这种结构大大提高了代码效率，并且具有比普通的CISC 微控制器最高至10 倍的数据吞吐

  3. 所属分类：硬件开发

    • 发布日期：2013-12-28
    • 文件大小：2097152
    • 提供者：haoshu111

  1. 基于VHDL的16位ALU简易设计

  2. 基于VHDL的16位ALU简易设计，可完成基本的加减、带进位加减、或、与等运算。

  3. 所属分类：硬件开发

    • 发布日期：2014-05-01
    • 文件大小：4096
    • 提供者：u012412518

  1. 8位CPU的设计与实现

  2. 参考所给的16位实验CPU的设计与实现，体会其整体设计思路，并理解该CPU的工作原理。在此基础上，对该16位的实验CPU（称为ExpCPU-16）进行改造，以设计得到一个8位的CPU。总的要求是将原来16位的数据通路，改成8位的数据通路，即： 1.将原来8位的OP码，改成4位的OP码； 2.将原来8位的地址码（包含2个操作数），改成4位的地址码（包含2个操作数）。 在上述总要求的基础上，对实验CPU的指令系统、ALU、控制器、寄存器、存储器进行相应的改造。

  3. 所属分类：专业指导

    • 发布日期：2018-06-04
    • 文件大小：1048576
    • 提供者：g971105

  1. 计组16位ALU课程设计

  2. 北邮计组课程设计16位ALU，有需要的可以看看。。。。。

  3. 所属分类：C/C++

    • 发布日期：2018-09-05
    • 文件大小：75776
    • 提供者：qq_26407469

  1. 利用SN74181芯片构成16位ALU的原理

  2. 利用SN74181芯片构成16位ALU的原理,介绍的非常的详细，应该说对于实际使用帮助很大

  3. 所属分类：Windows Server

    • 发布日期：2018-12-27
    • 文件大小：398336
    • 提供者：u011471397

  1. 计算机组成原理实验课程 实验一 运算器设计（加法器设计）8位可控加减法器设计、32位算术逻辑运算单元ALU设计alu.circ

  2. 8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已画好。alu自动测试是100分。

  3. 所属分类：Linux

    • 发布日期：2020-05-16
    • 文件大小：727040
    • 提供者：CN_EventHorizon

  1. 华中科技大学计算机组成原理实验二运算器实验Logisim源文件8位可控加减法器设计32位算术逻辑运算单元ALU设计

  2. .circ文件。华中科技大学计算机组成原理实验二运算器实验Logisim源文件，里面有8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已经连接画好了。alu自动测试是100分。

  3. 所属分类：专业指导

    • 发布日期：2020-05-06
    • 文件大小：41984
    • 提供者：OldHuangC

  1. 简单16位CPU硬件逻辑设计.zip

  2. 使用quartus制作简单的单周期16位CPU设计。 单周期CPU的特点是每条指令的执行需要一个时钟周期，一条指令执行完再执行下一条指令。 该设计中包括控制单元、运算单元和存储单元，组成部件有：寄存器堆、存储器、控制器、PC 计数器、ALU 运算器以及几个数据选择器 MUX，实现了ADD,LW,SW,J,MOV,JUMP（间接跳）六条指令。

  3. 所属分类：专业指导

    • 发布日期：2020-04-29
    • 文件大小：4194304
    • 提供者：m0_46795297

  1. alu实验1.circ

  2. 4位快速加法器设计，16位快速加法器设计，32位快速加法器设计，MIPS运算器设计，在educoder上测试已通过

  3. 所属分类：专业指导

    • 发布日期：2020-06-26
    • 文件大小：501760
    • 提供者：weixin_46096182

  1. ISE平台基于VHDL语言16位ALU设计

  2. 计算机组成原理课程设计。之前在平台上下载了其他资源，都是坑。要么是代码不全，要么是编译报错。经过自己和舍友的努力下（舍友大佬），能够编译通过。波形的结果也能正确演示，不过对于部分标志位的波形还是有点不对，不过对于平台上的资源来讲还是很值了。

  3. 所属分类：讲义

    • 发布日期：2020-07-12
    • 文件大小：3072
    • 提供者：Can_Yue_

  1. 单片机与DSP中的16位DSP处理器的移位器的研究

  2. 摘  要：本文从移位器的功能描述、结构分析入手，并详细阐述了一款16位DSP处理器的高频率低功耗移位器的三个模块的设计。 　　关键词：移位器；DSPs；设计 　　在一般的微处理器中，没有单独设计的移位器，移位功能在算术逻辑单元中实现。但由于DSP处理器对运算速度要求较高，通过ALU来实现一些移位功能无法满足其要求，所以在DSP中一般设有专门的移位器。移位器不仅可以提高一般移位功能的速度，还可以更加高速地实现与2的n次幂的乘法运算。因此对DSP处理器的移位器（Shifter）的研究很有必要的。

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：89088
    • 提供者：weixin_38551837

  1. 模拟技术中的利用16位DAC实现20位分辨率的设计

  2. 引言 　　随着DSP芯片处理数据能力的提高，数字信号处理系统的精度要求也越来越高。考虑到系统要求的是相对精度，而非绝对精度。为了获得最佳相对精度，本文提出一种创新的解决方案，即在精密DAC后端使用可编程增益放大器(PGA)。 系统框架结构 　　该系统主要包括以下几个部分：DSP、DAC、DAC后端低通滤波电路以及两个数字可编程运放PGA205，如图1所示。系统中DSP采用了TI公司的TMS320VC5402，它有一组程序总线和三组数据总线，高度并行性的算术逻辑单元ALU、专用硬件逻辑片内

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：77824
    • 提供者：weixin_38534683

  1. 模拟技术中的利用16位DAC实现20位分辨率的设计(图)

  2. 引言　随着DSP芯片处理数据能力的提高，数字信号处理系统的精度要求也越来越高。考虑到系统要求的是相对精度，而非绝对精度。为了获得最佳相对精度，本文提出一种创新的解决方案，即在精密DAC后端使用可编程增益放大器(PGA)。 系统框架结构该系统主要包括以下几个部分：DSP、DAC、DAC后端低通滤波电路以及两个数字可编程运放PGA205，如图1所示。系统中DSP采用了TI公司的TMS320VC5402，它有一组程序总线和三组数据总线，高度并行性的算术逻辑单元ALU、专用硬件逻辑片内存储器、增强型H

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：79872
    • 提供者：weixin_38744375

  1. ALU4FPGA：在Nexys-4 DDR板上为Artix-7 FPGA实现的16位算术逻辑单元-源码

  2. 16位ALU 该设计使用Nexys-4 DDR板实现了16位ALU。 ALU可以执行ADD，MULTIPLY，SUBTRACT和RIGHT SHIFT LOGICAL运算。 设计中编入了两个数字，用户使用Nexys-4 DDR板上的开关选择ALU操作。 内容 .xdc约束文件，verilog文件和PDF报告以及ASM-D图表，示意图和仿真结果。

  3. 所属分类：其它

    • 发布日期：2021-02-21
    • 文件大小：735232
    • 提供者：weixin_42175776
« 12 3 4 »