注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VC下汇编完成两个32位无符号数相乘

  2. 在VC下完成32位无符号数乘以32位无符号数，8086

  3. 所属分类：C++

    • 发布日期：2009-06-16
    • 文件大小：163840
    • 提供者：xpcbf

  1. 设计计算两个32位的无符号数的乘法的程序

  2. 设计计算两个32位的无符号数的乘法的程序。

  3. 所属分类：专业指导

    • 发布日期：2009-06-23
    • 文件大小：69632
    • 提供者：rainstar880729

  1. 汇编语言~32位乘以32位乘法，自己编的独一无二

  2. 辛苦了一个礼拜才编出来的，真是自己想的 呢~~很有用的资源哦

  3. 所属分类：硬件开发

    • 发布日期：2009-12-06
    • 文件大小：4096
    • 提供者：yusibobo

  1. 高位数乘法-多余32位数的正数乘法

  2. 高位数乘法是指乘数多余32位的乘法，一般情况下，计算机操作系统自带的计算器产生溢出，本程序可以最高计算4千位以上。本程序开发环境Delphi 7.0,没有第三方控件，文件完整。

  3. 所属分类：教育

    • 发布日期：2011-07-07
    • 文件大小：420864
    • 提供者：lqh581212

  1. 矩阵乘法的VC实现

  2. 用VC的32位控制台程序实现了矩阵相乘的运算，界面友好

  3. 所属分类：C/C++

    • 发布日期：2012-03-27
    • 文件大小：176128
    • 提供者：sunheng870217

  1. 汇编语言16位乘法

  2. 仅考虑结果不超过32位的情况：; D1和D2是2个乘数，D3为结果

  3. 所属分类：专业指导

    • 发布日期：2013-06-26
    • 文件大小：413
    • 提供者：u011214929

  1. 16为乘法汇编语言

  2. 仅考虑结果不超过32位的情况：; D1和D2是2个乘数，D3为结果

  3. 所属分类：专业指导

    • 发布日期：2013-06-28
    • 文件大小：26624
    • 提供者：u011214929

  1. 用16位乘法指令完成32位无符号数的乘法

  2. 用16位乘法指令完成32位无符号数的乘法

  3. 所属分类：专业指导

    • 发布日期：2013-06-28
    • 文件大小：28672
    • 提供者：u011214929

  1. 汇编语言16位指令实现32位乘法

  2. 用汇编语言编写的程序，使用16为二进制数，实现32位二进制数的乘法。 输入为小于等于8位的十六进制数（字母必须为大写）。输出结果是十六进制数。 课一用txt文本打开。

  3. 所属分类：硬件开发

    • 发布日期：2008-12-11
    • 文件大小：4096
    • 提供者：guxin1005010104

  1. 汇编语言用十六位乘法指令完成三十二位无符号数乘法

  2. 大学期间微机原理的课设，通过使用汇编语言，用16位乘法指令实现32位无符号数乘法的程序，希望能为后来者提供一些启发

  3. 所属分类：其它

    • 发布日期：2019-02-19
    • 文件大小：5120
    • 提供者：j326214730

  1. 计算机组成原理实验课程 实验一 运算器设计（加法器设计）8位可控加减法器设计、32位算术逻辑运算单元ALU设计alu.circ

  2. 8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已画好。alu自动测试是100分。

  3. 所属分类：Linux

    • 发布日期：2020-05-16
    • 文件大小：727040
    • 提供者：CN_EventHorizon

  1. 华中科技大学计算机组成原理实验二运算器实验Logisim源文件8位可控加减法器设计32位算术逻辑运算单元ALU设计

  2. .circ文件。华中科技大学计算机组成原理实验二运算器实验Logisim源文件，里面有8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已经连接画好了。alu自动测试是100分。

  3. 所属分类：专业指导

    • 发布日期：2020-05-06
    • 文件大小：41984
    • 提供者：OldHuangC

  1. APT32F003触摸按键32位MCU，引脚兼容STM8S003，大存储器2KB RAM，36KB Flash-AN1201 ADC.pdf

  2. APT32F003触摸按键32位MCU，引脚兼容STM8S003，大存储器2KB RAM，36KB Flash-AN1201 ADC.pdf历史版本说明 版本 修改日期 修改概要 初版 修正了一些前后表达不一致的错误 增加了系统定时器 章节 增加 作为复位管脚的一些描述,管脚定义和 电气特性中增加上电和掉电复位章节 根据量产测试情况,增加或修正电气特性中各个条目的参数佶 修止一些前后表达不一致的错误 增加封装章节 增加触摸按键控制章芍 章节:完善一些描述,修正错误说明 增加烧录工具复位脚 的描述

  3. 所属分类：其它

    • 发布日期：2019-09-03
    • 文件大小：4194304
    • 提供者：weixin_38743602

  1. 32位乘法，十进制输入，汇编

  2. 汇编课程设计32位乘法，十进制输入汇编课程设计32位乘法，十进制输入汇编课程设计32位乘法，十进制输入

  3. 所属分类：硬件开发

    • 发布日期：2009-12-10
    • 文件大小：11264
    • 提供者：lgl19880318

  1. 基于FPGA的32位ALU软核设计

  2. 介绍了一种基于可编程逻辑器件FPGA和硬件描述语言VHDL的32位ALU的设计方法。该ALU采取层次化设计方法，由控制模块、逻辑模块、加减法模块、乘法模块和除法模块组成，能实现32位有符号数和无符号数的加减乘除运算，另外还能实现9种逻辑运算、6种移位运算以及高低字节内容互换。该ALU在QuartuslI软件环境下进行了功能仿真，通过验证表明，所设计的ALU完全正确，可供直接调用。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：138240
    • 提供者：weixin_38720322

  1. 嵌入式系统/ARM技术中的ARM乘法指令

  2. ARM有两类乘法指令：一类为32位的乘法指令，即乘法操作的结果为32位；另一类为64位的乘法指令，即乘法操作的结果为64位。 　　（1）MUL 32位乘法指令 　　MUL提供32位整数乘法。如果操作数是有符号的，则可以假定结果也是有符号的。 　　（2）MLA 32位带加法的乘法指令 　　MLA的行为同MUL，但它把操作数3的值加到结果上，这在求总和时有用。 　　（3）SMULL 64位有符号数乘法指令 　　SMULL指令实现两个32位的有符号数的乘积，乘积结果的高32位存放到一个32

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：31744
    • 提供者：weixin_38522106

  1. 单片机与DSP中的Atmel推出基于AVR32内核的32位数字信号控制器

  2. Atmel推出AP7000系列32位数字信号控制器(DSC)，这是首个基于该公司二月份推出的大流量AVR32内核。 　　AVR32内核在性能和代码密度等方面一直超过32位内核，并可以执行C/C++算法。AP7000是首个集成了所有多媒体系统所需功能的单芯片处理器，适合手机、数码相机、PDA、汽车信息系统、STB和家庭娱乐系统及网络交换机/路由器和打印机。该DSC包括向量化乘法协处理器、32K 字节片上SRAM、16K字节指令和16K字节数据缓存、存储器管理单元、用于高速外设的DMA及可在外设和存

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：48128
    • 提供者：weixin_38684743

  1. EDA/PLD中的32位单精度浮点乘法器的FPGA实现

  2. 摘　要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采用改进型Booth编码，和Wallace 树结构, 提高了乘法器的速度。本文使用Altera Quartus II 4.1仿真软件, 采用的器件是EPF10K100EQ 240 -1, 对乘法器进行了波形仿真, 并采用0.5CMOS工艺进行逻辑综合。 关键词: 浮点乘法器; Boo th 算法; W allace 树; 波形仿真 　　随着计算机和信息技术的快速发展, 人们对微处理器的性能要求越来越

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：162816
    • 提供者：weixin_38645373

  1. fastmod：一个CC ++头文件，用于在64位硬件上进行快速的32位除法运算（和除数测试）-源码

  2. Fastmod 头文件，用于在64位硬件上快速进行32位除法。 多快？ 比您的编译器能做到的快！ 如果除数在编译时是已知的，则编译器可以巧妙地用乘法和移位替换除法。 在哈希基准测试中，我们的简单C代码可以击败最新的英特尔处理器（Skylake）上最先进的编译器（例如LLVM clang，GNU GCC）。 进一步阅读： ，软件：实践和经验49（6），2019。 用法 我们支持所有主要的编译器（LLVM的clang，GNU GCC，Visual Studio）。 Visual Studi

  3. 所属分类：其它

    • 发布日期：2021-02-21
    • 文件大小：81920
    • 提供者：weixin_42168555

  1. 32位单浮点乘法器的FPGA实现

  2. 摘　要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采用改进型Booth编码，和Wallace 树结构, 提高了乘法器的速度。本文使用Altera Quartus II 4.1仿真软件, 采用的器件是EPF10K100EQ 240 -1, 对乘法器进行了波形仿真, 并采用0.5CMOS工艺进行逻辑综合。 关键词: 浮点乘法器; Boo th 算法; W allace 树; 波形仿真 　　随着计算机和信息技术的快速发展, 人们对微处理器的性能要求越来越

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：191488
    • 提供者：weixin_38608866
« 12 3 4 5 6 7 8 9 10 ... 13 »