注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. multisim12清华大学本科教育所用的例子

  2. 本人亲测，都可以用。自己也是学电子的，所以好的资料就分享出来，希望对你有用。 主要包括： 模拟部分： MD1 1-1 二极管加正向电压 1-2 二极管加反向电压 1-3 IV法测二极管伏安特性 1-4 用万用表检测二极管 1-5 例1.2.1电路 1-6 直流和交流电源同时作用于二极管 1-7 半波整流电路 1-8 全波整流电路 1-9 单向限幅电路 1-10 双向限幅电路 1-11 底部钳位电路 1-12 顶部钳位电路 1-13 振幅解调电路 1-14 振幅调制电路 1-15 稳压二极管稳压

  3. 所属分类：硬件开发

    • 发布日期：2013-03-29
    • 文件大小：39845888
    • 提供者：xmlizzy

  1. C程序范例宝典（基础代码详解）

  2. 内容简介 本书全面介绍了应用C语言进行开发的各种技术和技巧，全书共分12章，内容包括基础知识、指针、数据结构、算法、数学应用、文件操作、库函数应用、图形图像、系统调用、加解密与安全性、游戏、综合应用等。全书共提供300个实例，每个实例都突出了其实用性。 　　本书既可作为C程序的初学者学习用书，也可作为程序开发人员、相关培训机构老师和学生的参考用书。 第1章　基础知识　1 1.1　进制转换　2 实例001　十进制转换为十六进制　2 实例002　十进制转换为二进制　3 实例003　n进制转换为十进

  3. 所属分类：C/C++

    • 发布日期：2013-05-17
    • 文件大小：297984
    • 提供者：huluo666

  1. 计算器_12864_小于9位数的加减法

  2. 根据位数自动显示，位数显示可以不固定，如结果是32，不会显示0032，最长位数支持9位，用的是12864串口显示，仅有时钟线和数据线，没有读忙状态的线，节省了I/O资源，4*4的矩阵键盘，有复位键。

  3. 所属分类：C

    • 发布日期：2013-08-23
    • 文件大小：195584
    • 提供者：u011014057

  1. 32位加减法电路Verilog代码

  2. 32位加减法电路的Verilog代码，可以同时实现无符号和有符号的加减法

  3. 所属分类：硬件开发

    • 发布日期：2015-06-06
    • 文件大小：5120
    • 提供者：u011161025

  1. 运算器设计(HUST)

  2. 1.8位可控加减法电路设计 2.CLA182四位先行进位电路设计 3.4位快速加法器设计 4.16位快速加法器设计 5.32位快速加法器设计 6.5位无符号阵列乘法器设计 7.位有符号补码阵列乘法器 8.乘法流水线设计 9.原码一位乘法器设计 10.补码一位乘法器设计 11.MIPS运算器设计

  3. 所属分类：互联网

    • 发布日期：2020-05-22
    • 文件大小：428032
    • 提供者：weixin_44590688

  1. 华中科技大学计算机组成原理实验一 运算器设计（加法器设计）

  2. 华中科技大学计算机组成原理实验一 运算器设计（加法器设计） 8位可控加减法电路设计 CLA182四位先行进位电路设计 4位快速加法器设计 16位快速加法器设计 32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计

  3. 所属分类：互联网

    • 发布日期：2020-05-20
    • 文件大小：724992
    • 提供者：weixin_43330835

  1. 华中科技大学计算机组成原理 运算器设计实验(HUST) （educoder）完成文件

  2. 代码包含： 8位可控加减法电路设计 CLA182四位先行进位电路设计 4/16/32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计 原码一位乘法器设计 补码一位乘法器设计 MIPS运算器设计

  3. 所属分类：软件测试

    • 发布日期：2020-05-17
    • 文件大小：47104
    • 提供者：first_zhangwei

  1. 运算器设计实验（计算机组成原理）

  2. Logisim运算器实验文件，包含8位可控加减法器、32位快速加法器、6位补码阵列乘法器、原码一位乘法器、补码一位乘法器、算术逻辑运算单元ALU

  3. 所属分类：其它

    • 发布日期：2020-05-17
    • 文件大小：736256
    • 提供者：canwu1212

  1. 华中科技大学计算机组成原理实验一实验二运算器设计储存系统设计

  2. 本资源包含华中科技大学计算机组成原理实验一运算器设计的前五个实验，和储存系统设计的前两个实验，下载后解压为circ文件即可。可以通过educoder平台 包含实验名称：8位可控加减法电路设计，CLA182四位先行进位电路设计，4位快速加法器设计，16位快速加法器设计，32位快速加法器设计，汉字字库存储芯片扩展实验，MIPS寄存器文件设计

  3. 所属分类：互联网

    • 发布日期：2020-05-17
    • 文件大小：480256
    • 提供者：qq_44767279

  1. 计算机组成原理实验课程 实验一 运算器设计（加法器设计）8位可控加减法器设计、32位算术逻辑运算单元ALU设计alu.circ

  2. 8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已画好。alu自动测试是100分。

  3. 所属分类：Linux

    • 发布日期：2020-05-16
    • 文件大小：727040
    • 提供者：CN_EventHorizon

  1. 闯关1-11.zip

  2. 华中科技大学机组实验运算器设计闯关代码1——11关 8位可控加减法电路设计 CLA182四位先行进位电路设计 4位快速加法器设计 16位快速加法器设计 32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计 原码一位乘法器设计 补码一位乘法器设计 MIPS运算器设计

  3. 所属分类：讲义

    • 发布日期：2020-05-14
    • 文件大小：48128
    • 提供者：E01814018

  1. 华中科技大学计算机组成原理实验二运算器实验Logisim源文件8位可控加减法器设计32位算术逻辑运算单元ALU设计

  2. .circ文件。华中科技大学计算机组成原理实验二运算器实验Logisim源文件，里面有8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已经连接画好了。alu自动测试是100分。

  3. 所属分类：专业指导

    • 发布日期：2020-05-06
    • 文件大小：41984
    • 提供者：OldHuangC

  1. 计算机组成原理复习资料.pdf

  2. 计算机组成原理的复习资料by中大，这个里边总结的东西非常独到Computer Organization and design the hardware/Software Interface Fifth editic 性能度量公式:CPU性能公式:cPU时间=指令数*cP时钟周期时间 或 cPU时间=指令数CP时钟频率 指令数:执行某程序所需的指令数量;CPl:执行某个程序段时每条指令所需的时钟周 期数;时钟周期时间:时钟频率的倒数 功耗墙:功耗( Power),功率的损耗,在单位吋间中所消耗的能

  3. 所属分类：讲义

    • 发布日期：2019-07-04
    • 文件大小：1048576
    • 提供者：weixin_38889708

  1. 131311.circ

  2. 将alu-EduCoder-3 -23.circ改名后，完成8位可控加减法器电路、4位先行进位电路CLA74182电路、4位快速加法器电路、16位快速加法器电路、32位快速加法器电路、MIPS算术逻辑运算单元ALU电路设计。并且完成ALU自动测试。 (选做)观看4.4阵列乘法器及乘法流水线设计，4.5原码一位乘法器设计，4.6补码一位乘法器设计，设计5位阵列乘法器电路，6位补码阵列乘法器电路，乘法流水线设计电路，原码一位乘法器设计电路，补码一位乘法器设计电路。 所有完成设计的电路要求在EDUCO

  3. 所属分类：其它

    • 发布日期：2020-05-27
    • 文件大小：693248
    • 提供者：Lindayer

  1. 华中科技大学自己动手画CPU运算器设计1-11答案计算机组成原理

  2. 8位可控加减法电路设计 CLA182四位先行进位电路设计 4位快速加法器设计 16位快速加法器设计 32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计 原码一位乘法器设计 补码一位乘法器设计 MIPS运算器设计

  3. 所属分类：专业指导

    • 发布日期：2020-06-01
    • 文件大小：556032
    • 提供者：weixin_44884234

  1. 计算机硬件系统设计logism 运算器设计

  2. alu.circ文件。文件内容包括4位先行进位、4位快速加法器、8位可控加减法器、32位快速加法器、32位快速加法器、32位ALU、原码一位乘法器。

  3. 所属分类：硬件开发

    • 发布日期：2020-05-31
    • 文件大小：694272
    • 提供者：qq_45093131

  1. 数据表示实验之c程序等3个文件.zip

  2. 本资源包含华中科技大学计算机组成原理实验一运算器设计的前五个实验，和储存系统设计的前两个实验，下载后解压为circ文件即可。可以通过educoder平台 包含实验名称：8位可控加减法电路设计，CLA182四位先行进位电路设计，4位快速加法器设计，16位快速加法器设计，32位快速加法器设计，汉字字库存储芯片扩展实验，MIPS寄存器文件设计

  3. 所属分类：网络安全

    • 发布日期：2020-06-06
    • 文件大小：666624
    • 提供者：weixin_45613152

  1. 华科 计算机组成原理 运算器设计(HUST) logisim 全11关

  2. 以下十一关，自测100分通过—— 第1关：8位可控加减法电路设计 第2关：CLA182四位先行进位电路设计 第3关：4位快速加法器设计 第4关：16位快速加法器设计 第5关：32位快速加法器设计 第6关：5位无符号阵列乘法器设计 第7关：6位有符号补码阵列乘法器 第8关：乘法流水线设计 第9关：原码一位乘法器设计 第10关：补码一位乘法器设计 第11关：MIPS运算器设计

  3. 所属分类：教育

    • 发布日期：2020-06-23
    • 文件大小：550912
    • 提供者：weixin_45819518

  1. 基于FPGA的32位ALU软核设计

  2. 介绍了一种基于可编程逻辑器件FPGA和硬件描述语言VHDL的32位ALU的设计方法。该ALU采取层次化设计方法，由控制模块、逻辑模块、加减法模块、乘法模块和除法模块组成，能实现32位有符号数和无符号数的加减乘除运算，另外还能实现9种逻辑运算、6种移位运算以及高低字节内容互换。该ALU在QuartuslI软件环境下进行了功能仿真，通过验证表明，所设计的ALU完全正确，可供直接调用。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：138240
    • 提供者：weixin_38720322

  1. python3.5 + PyQt5 +Eric6 实现的一个计算器代码

  2. 目前可以实现简单的计算。计算前请重置，设计的时候默认数字是0，学了半天就做出来个这么个结果，bug不少。 python3.5 + PyQt5 +Eric6 在windows7 32位系统可以完美运行 计算器，简单学了半天就画个图实现的存在bug，部分按钮还未实现，后续优化。 代码结构如图：   jisuan.py import re #匹配整数或小数的乘除法，包括了开头存在减号的情况 mul_div=re.compile((-?\d+)(\.\d+)?(\*|/)(-?\d+)(\.\d+)

  3. 所属分类：其它

    • 发布日期：2021-01-21
    • 文件大小：93184
    • 提供者：weixin_38526225
« 12 »