点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 32位单精度浮点乘法器的FPGA实现
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
32位单精度浮点乘法器的FPGA实现
32位单精度浮点乘法器的FPGA实现32位单精度浮点乘法器的FPGA实现
所属分类:
硬件开发
发布日期:2011-07-31
文件大小:128000
提供者:
majijuncekong
32位单精度浮点乘法器的FPGA实现
32位单精度浮点乘法器的FPGA实现,帮助你如何通过FPGA实现32位单精度浮点乘法器
所属分类:
嵌入式
发布日期:2013-04-01
文件大小:178176
提供者:
shiyangcool
32位单精度浮点乘法器的FPGA实现
32位单精度浮点乘法器的FPGA实现
所属分类:
硬件开发
发布日期:2016-12-11
文件大小:292864
提供者:
aqwtyyh
基于FPGA的激光陀螺信号高速解调滤波设计
在FPGA中实现DSP和计算机常用的IEEE单精度32位浮点表示方式,通过模块化设计,能够进行相关的浮点加法和乘法操作。利用内部逻辑单元、乘法器、ROM、RAM等资源,经过正确的逻辑控制和可靠的时序设计,设计了一个能对激光陀螺信号进行高速、精确滤波的专用滤波器,并且更简便实现后续DSP或计算机对滤波数据的格式处理。
所属分类:
其它
发布日期:2020-10-17
文件大小:436224
提供者:
weixin_38706007
EDA/PLD中的32位单精度浮点乘法器的FPGA实现
摘 要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采用改进型Booth编码,和Wallace 树结构, 提高了乘法器的速度。本文使用Altera Quartus II 4.1仿真软件, 采用的器件是EPF10K100EQ 240 -1, 对乘法器进行了波形仿真, 并采用0.5CMOS工艺进行逻辑综合。 关键词: 浮点乘法器; Boo th 算法; W allace 树; 波形仿真 随着计算机和信息技术的快速发展, 人们对微处理器的性能要求越来越
所属分类:
其它
发布日期:2020-12-04
文件大小:162816
提供者:
weixin_38645373
32位单精度浮点乘法器的FPGA实现
32位单精度浮点乘法器的FPGA实现、电子技术,开发板制作交流
所属分类:
其它
发布日期:2021-02-03
文件大小:186368
提供者:
weixin_38547421
32位单浮点乘法器的FPGA实现
摘 要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采用改进型Booth编码,和Wallace 树结构, 提高了乘法器的速度。本文使用Altera Quartus II 4.1仿真软件, 采用的器件是EPF10K100EQ 240 -1, 对乘法器进行了波形仿真, 并采用0.5CMOS工艺进行逻辑综合。 关键词: 浮点乘法器; Boo th 算法; W allace 树; 波形仿真 随着计算机和信息技术的快速发展, 人们对微处理器的性能要求越来越
所属分类:
其它
发布日期:2021-01-19
文件大小:191488
提供者:
weixin_38608866