搜索资源 - 32位单精度浮点乘法器的FPGA实现

搜索资源列表

基于FPGA的激光陀螺信号高速解调滤波设计
在FPGA中实现DSP和计算机常用的IEEE单精度32位浮点表示方式，通过模块化设计，能够进行相关的浮点加法和乘法操作。利用内部逻辑单元、乘法器、ROM、RAM等资源，经过正确的逻辑控制和可靠的时序设计，设计了一个能对激光陀螺信号进行高速、精确滤波的专用滤波器，并且更简便实现后续DSP或计算机对滤波数据的格式处理。
所属分类：其它
- 发布日期：2020-10-17
- 文件大小：436224
- 提供者：weixin_38706007

EDA/PLD中的32位单精度浮点乘法器的FPGA实现
摘　要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采用改进型Booth编码，和Wallace 树结构, 提高了乘法器的速度。本文使用Altera Quartus II 4.1仿真软件, 采用的器件是EPF10K100EQ 240 -1, 对乘法器进行了波形仿真, 并采用0.5CMOS工艺进行逻辑综合。关键词: 浮点乘法器; Boo th 算法; W allace 树; 波形仿真　　随着计算机和信息技术的快速发展, 人们对微处理器的性能要求越来越
所属分类：其它
- 发布日期：2020-12-04
- 文件大小：162816
- 提供者：weixin_38645373

32位单浮点乘法器的FPGA实现
摘　要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采用改进型Booth编码，和Wallace 树结构, 提高了乘法器的速度。本文使用Altera Quartus II 4.1仿真软件, 采用的器件是EPF10K100EQ 240 -1, 对乘法器进行了波形仿真, 并采用0.5CMOS工艺进行逻辑综合。关键词: 浮点乘法器; Boo th 算法; W allace 树; 波形仿真　　随着计算机和信息技术的快速发展, 人们对微处理器的性能要求越来越
所属分类：其它
- 发布日期：2021-01-19
- 文件大小：191488
- 提供者：weixin_38608866