注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 74HC164 移位寄存器

  2. 8位并行输出串行移位寄存器 74HC164 引脚如下： 1---串行输入A；2---串行输入B； 3---输出A；4---输出B；5---输出C；6---输出D； 10--输出E；11--输出F；12--输出G；13--输出H； 7---GND；8---时钟；9---清除；14--VCC；

  3. 所属分类：C++

    • 发布日期：2009-05-26
    • 文件大小：195584
    • 提供者：songyunliang

  1. DM9000A 寄存器详解——第一手资料

  2. 以上为DM9000（A）常用寄存器功能的详细介绍，通过对这些寄存器的操作访问，我们便可以实现对DM9000的初始化、数据发送、接收等相关操作。而要实现ARP、IP、TCP等功能，则需要对相关协议的理解，由编写相关协议或移植协议栈来实现。 功能描述 1、总线 总线是ISA总线兼容模式，8个IO基址,分别是300H, 310H,320H, 330H, 340H, 350H, 360H, 370H。IO基址与设定引脚或内部EEPROM的共同选定 访问芯片有两个地址端口，分别是地址端口和数据端口。当引

  3. 所属分类：C

    • 发布日期：2009-08-25
    • 文件大小：233472
    • 提供者：xianjiankun

  1. x86寄存器简要说明

  2. x86寄存器说明 ebp和esp是32位的SP，BP esp是堆栈指针 ebp是基址指针 ESP与SP的关系就象AX与AL，AH的关系. 32位CPU所含有的寄存器有： 4个数据寄存器(EAX、EBX、ECX和EDX) 2个变址和指针寄存器(ESI和EDI) 2个指针寄存器(ESP和EBP) 6个段寄存器(ES、CS、SS、DS、FS和GS) 1个指令指针寄存器(EIP) 1个标志寄存器(EFlags)

  3. 所属分类：专业指导

    • 发布日期：2010-03-25
    • 文件大小：36864
    • 提供者：cherish_only

  1. 51单片机常用寄存器总结

  2. 51单片机常用寄存器总结 程序状态寄存器PSW D7 D6 D5 D4 D3 D2 D1 D0 Cy AC F0 RS1 RS0 OV -- P Cy：高位进位标志位。有进借位时，Cy被置“1”，否则置“0”。 AC：辅助进位标志位。低4 位向高四位有进借位时，AC被置“1”，否则置“0”。 F0：用户标志位。 RS1、RS0：工作寄存器选择为。 RS1 RS0 寄存器组

  3. 所属分类：硬件开发

    • 发布日期：2010-05-11
    • 文件大小：52224
    • 提供者：ajthjc

  1. 8086cpu寄存器详解.doc

  2. 通用寄存器 4个 EAX、EBX、ECX和EDX 32位 段寄存器 6个 ES、CS、SS、DS、FS和GS 变址寄存器 2个 ESI和EDI 32位 堆栈寄存器 2个 ESP和EBP 32位 指令指针寄存器 1 EIP 32位 状态标志寄存器 1 EFlags 32位 控制寄存器 CR0-CR4 调试寄存器 DR0-DR7 测试寄存器 TR3-TR5 系统地址寄存器 2个 GDTR，IDTR 48位

  3. 所属分类：其它

    • 发布日期：2010-10-25
    • 文件大小：128000
    • 提供者：jjyy515

  1. 设计一个4位的算术逻辑单元

  2. 实验一　算术逻辑单元 １. 实验目的 (1) 掌握运算器的工作原理。 (2) 验证运算器的功能 ２. 实验要求 (1)基本要求 设计一个4位的算术逻辑单元，满足以下要求。 ①4位算术逻辑单元能够进行下列运算：加法、减法、加1、减1、与、或、非和传递。用3位操作码进行运算，控制方式如下表所示。 运算操作码 　　　　运　　　算 对标识位Z和C的影响 000 result ←A+B 影响标志位Z和C 001 result ←A+1 影响标志位Z和C 010 result ←A-B 影响标志位Z和C

  3. 所属分类：C

    • 发布日期：2010-12-30
    • 文件大小：411648
    • 提供者：ndsc_cat

  1. c8051F020寄存器

  2. 非常详细的寄存器配置，值得一看！7 6 5 4 3 2 1 0 保留 AIN67IC AIN45IC AIN23IC AIN01IC 3位：AIN67IC：AIN6/AIN7输入对配置位，定义：0（单端输入），1（差分输入） 2位：AIN45IC：AIN4/AIN5输入对配置位，定义：0（单端输入），1（差分输入） 1位：AIN23IC：AIN2/AIN3输入对配置位，定义：0（单端输入），1（差分输入） 0位：AIN01IC：AIN0/AIN1输入对配置位，定义：0（单端输入），1（差分输入

  3. 所属分类：C

    • 发布日期：2013-10-13
    • 文件大小：143360
    • 提供者：hdx42

  1. 基于VHDL的4位二进制乘法器

  2. 用VHDL语言做的4位二进制乘法器，编写用的是QuartusII软件。调用了寄存器，加法器，计数器。外加状态机，用原理图实现顶层的编写。

  3. 所属分类：其它

    • 发布日期：2009-01-17
    • 文件大小：265216
    • 提供者：u011053275

  1. 用VHDL实现的4位和8位全加器以及8位寄存器

  2. 用VHDL实现的4位和8位全加器以及8位寄存器 这是源文件，直接用就可以

  3. 所属分类：专业指导

    • 发布日期：2009-02-06
    • 文件大小：924672
    • 提供者：liaoliang3210

  1. Verilog4位寄存器程序（可调时钟周期）

  2. Verilog FPGA 4位寄存器 异步清零 同步置数 可调时钟周期

  3. 所属分类：其它

    • 发布日期：2018-04-22
    • 文件大小：150528
    • 提供者：weixin_39603637

  1. 数字电路基本寄存器

  2. 1. 实验目的: (1) 学习寄存器的原理和设计方法 (2) 掌握灵活运用Verilog HDL语言进行各种描述与建模的技巧和方法 2. 实验要求: (1) 使用合适的方法来编程实现规定功能的4位寄存器 (2) 课前任务:在Xilink ISE上完成创建工程、编辑程序源代码、编译、综合、仿真、验证,确保逻辑正确性. (3) 撰写实验报告:含程序源代码、激励代码及其仿真波形、综合得到的电路图、实验结果分析以及对本实验的”思考与探索”部分所作的思考与探索.

  3. 所属分类：硬件开发

    • 发布日期：2018-12-16
    • 文件大小：203776
    • 提供者：bernicechl

  1. STM32寄存器.pdf

  2. STM32寄存器介绍，讲的比较详细，可以参考一下，以备不时之需。STM32F10X参考手册 第一版 电源控制(PWR) PDDs:掉电深睡眠 与LPDS位协同操作 位1 0:当CPU进入深睡眠时进入停机模式,调压器的状态由LPDS位控訇。 1:CPU进入深睡眠时进入待机模式。 LPDs:深睡眠下的低功耗 位0 PDDS=0时,与PDDS位协同操作 0:在停机模式下电压调压器开启 1:在佇机模式下电压调压器处于低功耗模式 342电源控制/状态寄存器 地址偏移:04h 复位值:00000000000

  3. 所属分类：C

    • 发布日期：2019-07-15
    • 文件大小：793600
    • 提供者：tuhanwu19830_tu

  1. 将AX寄存器中的16位数分成4组，每组4位，然后把这四组数分别放在AL、BL、CL和DL中。

  2. 将AX寄存器中的16位数分成4组，每组4位，然后把这四组数分别放在AL、BL、CL和DL中。

  3. 所属分类：专业指导

    • 发布日期：2020-03-11
    • 文件大小：584
    • 提供者：justicewyl

  1. 将AX寄存器中的16位数分成4组，每组4位，然后把这四组数分别放在AL、BL、CL和DL中。

  2. 将AX寄存器中的16位数分成4组，每组4位，然后把这四组数分别放在AL、BL、CL和DL中。

  3. 所属分类：专业指导

    • 发布日期：2020-02-07
    • 文件大小：584
    • 提供者：dahutudan

  1. 寄存器加法器.docx

  2. 含时序仿真、代码、RTL网表 掌握VHDL描述时序电路的方法，学会用VHDL设计4位寄存器加法器。同时电路应支持无符号数，其中复位是异步复位。要求写出VHDL代码，并导出RTL网表。最后通过时序仿真为A,B赋不同的值，以检验电路的正确，同时加深对时序电路的认识。

  3. 所属分类：其它

    • 发布日期：2020-06-18
    • 文件大小：189440
    • 提供者：gyhboo

  1. BWDSP SIMD编译的寄存器分配优化技术研究

  2. BWDSP是一款自主设计的国产VLIW（超长指令字）数字信号处理器，支持SIMD技术，其SIMD指令可以在4个宏上同时执行4个32位计算，对寄存器使用有特殊规则，Open64编译器的寄存器分配策略并不适用于这种规则。本文对BWDSP SIMD指令的寄存器分配优化技术进行了研究，并在BWDSP的编译器OCC上得以实现。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：98304
    • 提供者：weixin_38731239

  1. 单片机与DSP中的浅谈S3C2440的中断寄存器及中断过程

  2. S3C2440一共有60个中断源，其中有15个子中断源，它们与SUBSRCPND寄存器中的每一位相对应，其他45个中断源与SRCPND中的每一位相对应。要注意的是EINT4~7对应的是同一位SRCPND[4],而EINT8~23对应的也是SRCPND[5]一位。 　　1 S3C2440的中断寄存器 　　中断分两大类：外部中断和内部中断。 　　1.1 外部中断寄存器 　　24个外部中断占用GPF0-GPF7（EINT0-EINT7），GPG0-GPG15（EINT8-EINT23）。用这些

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：168960
    • 提供者：weixin_38570519

  1. 通用定时器全局控制寄存器

  2. 全局控制寄存器GPTCONA／B确定通用定时器实现具体的定时器任务需要采取的操作方式，并指明通用定时器的计数方向。全局通用定时器控制寄存器B（GTPCONB）同GTPCONA功胄乞相同，只是控制的定时器不同。GTPCONA控制定时器1和2，GTPCONB控制定时器3和4。高低字节的分配情况如图所示。 　　图 通用定时器全局控制寄存器 　　如果定时器设置为递增或递减计数模式，位14和13指示定时器的计数方式；位lO～7确定具体的定时事件触发ADO自动转换的操作方式；位6用来使能定时器1和定

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：241664
    • 提供者：weixin_38713801

  1. Verilog HDL中reg寄存器类型

  2. 寄存器数据类型reg是最常见的数据类型。reg类型使用保留字reg加以说明，形式如下：reg [ msb: lsb] reg1, reg2, . . . regN;msb和lsb 定义了范围，并且均为常数值表达式。范围定义是可选的；如果没有定义范围，缺省值为1位寄存器。例如：reg [3:0] Sat; //Sat为4 位寄存器。reg Cnt; //1位寄存器。reg [1:32] Kisp, Pisp, Lisp;寄存器可以取任意长度。寄存器中的值通常被解释为无符号数, 例如：reg [1:

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：24576
    • 提供者：weixin_38562626

  1. EDA/PLD中的Verilog HDL寄存器类型表示

  2. 有5种不同的寄存器类型。* reg* integer* time* real* realtime1. reg寄存器类型　　寄存器数据类型reg是最常见的数据类型。reg类型使用保留字reg加以说明，形式如下：reg [ msb: lsb] reg1, reg2, . . . regN;msb和lsb 定义了范围，并且均为常数值表达式。范围定义是可选的；如果没有定义范围，缺省值为1位寄存器。例如：reg [3:0] Sat; //Sat为4 位寄存器。reg Cnt; //1位寄存器。reg [1

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：63488
    • 提供者：weixin_38593644
« 12 3 4 5 6 7 8 9 10 ... 50 »