注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 74系列芯片资料 74564 TTL 八位三态反相输出D触发器

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-05-02
    • 文件大小：122880
    • 提供者：codychang

  1. 74HC164 移位寄存器

  2. 8位并行输出串行移位寄存器 74HC164 引脚如下： 1---串行输入A；2---串行输入B； 3---输出A；4---输出B；5---输出C；6---输出D； 10--输出E；11--输出F；12--输出G；13--输出H； 7---GND；8---时钟；9---清除；14--VCC；

  3. 所属分类：C++

    • 发布日期：2009-05-26
    • 文件大小：195584
    • 提供者：songyunliang

  1. 一本遗传算法很实用的书《遗传算法原理及应用》

  2. 第一童 绪论 1.1 遗传算法的生物学基础 1.2 遗传算法简介 1.3 遗传算法的特点 1.4 遗传其法的发展 1.5 遗传算法的应用 第二章基本遗传算法 Z．1 基乍遗传算法描述 2．2 基本遗传算法的实现 2．3 基本遗传算法应用举例 第三章 遗传算法的基本实现技术 3.1 编码方法 3.2 适应度函数 3.3 选择算子 3.4 交叉算子 3.5 变异算子 3.6 遗传算法的运行参数 3.7 约束条件的处理方法 3. 8 遗传算法工具箱 第四章 遗传算法的高级实现技术 4.1 倒位算子

  3. 所属分类：其它

    • 发布日期：2009-06-11
    • 文件大小：2097152
    • 提供者：L_squirrel

  1. 74系列芯片名称及解释

  2. 74系列芯片名称及解释 型号 内容 ---------------------------------------------------- 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动 器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09

  3. 所属分类：嵌入式

    • 发布日期：2009-07-27
    • 文件大小：11264
    • 提供者：txwlltt

  1. 12864液晶显示模块中文资料

  2. 一液晶显示模块概述 RT12864M 汉字图形点阵液晶显示模块可显示汉字及图形内置8192 个中文汉字16X16 点阵128 个字符8X16 点阵及64X256 点阵显示RAM GDRAM 主要技术参数和显示特性: 电源 VDD 3.3V~+5V(内置升压电路无需负压) 显示内容 128 列 64 行 显示颜色黄绿 显示角度 6 00 钟直视 LCD 类型STN 与 MCU 接口8 位或4 位并行/3 位串行 配置 LED 背光 多种软件功能 光标显示画面移位自定义字符睡眠模式等

  3. 所属分类：其它

    • 发布日期：2009-08-17
    • 文件大小：1048576
    • 提供者：neo880830

  1. 数字电路课程设计之加减法运算电路设计

  2. 设计内容及要求 1.设计一个4位并行加减法运算电路，输入数为一位十进制数，且作减法运算时被减数要大于或等于减数。 2.led灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。 3.提出至少两种设计实现方案，并优选方案进行设计

  3. 所属分类：专业指导

    • 发布日期：2009-09-21
    • 文件大小：638976
    • 提供者：braimten

  1. 数字电路课程设计四位串行乘法器

  2. 实验内容： 题目： 4位并行乘法器的电路设计与仿真 功能要求： 1. 实现4位串行乘法器的电路设计; 2. 带异步清零端； 3. 输出为8位； 4. 单个门延迟设为5 ns。 5. 设要有完整的组合逻辑电路设计步骤； 6. 每一步骤完成要正确合理； 7. 设计电路时分模块测试。 及实验结果都有在内

  3. 所属分类：嵌入式

    • 发布日期：2009-12-28
    • 文件大小：231424
    • 提供者：sejin0908

  1. 带中文字库的128X64是一种具有4位/8位并行、2线或3线串行多种接口方式，内部含有国标一级、二级简体中文字库的点阵图形液晶显示模块；其显示分辨率为128×64,

  2. 带中文字库的128X64是一种具有4位/8位并行、2线或3线串行多种接口方式，内部含有国标一级、二级简体中文字库的点阵图形液晶显示模块；其显示分辨率为128×64,

  3. 所属分类：专业指导

    • 发布日期：2010-04-23
    • 文件大小：1048576
    • 提供者：huweiping8603

  1. 8位并行D/A芯片DAC0832实验

  2. 【实验题目】 8位并行D/A芯片DAC0832实验 【实验目的】 学习D/A转换的基本原理。 学习DAC0832的基本用法。 【硬件接法】 DAC0832的硬件接法请参考相关实验电路图。 有4只按键分别接在P1.7、P3.3、P3.4、P3.5，按下时为低电平。 【实验步骤】 参考电路图和实验例程，计算出例程中4个DAC数值对应输出电压应该是多少伏？ ISP下载开关扳到“00”，用Flash Magic软件下载程序文件“DAC0832.hex”，运行。 【运行效果】 按K1～K4键，各对应1个

  3. 所属分类：嵌入式

    • 发布日期：2010-09-17
    • 文件大小：10240
    • 提供者：myender

  1. 12位并行D/A芯片TLC5615实验

  2. 【实验题目】 12位并行D/A芯片TLC5615实验 【实验目的】 学习D/A转换的基本原理。 学习TLC5615的基本用法。 【硬件接法】 TLC5615的硬件接法请参考相关实验电路图。 有4只按键分别接在P1.7、P3.3、P3.4、P3.5，按下时为低电平。 【实验步骤】 参考电路图和实验例程，计算出例程中4个DAC数值对应输出电压应该是多少伏？ ISP下载开关扳到“00”，用Flash Magic软件下载程序文件“TLC5615.hex”，运行。 【运行效果】 按K1～K4键，各对应1

  3. 所属分类：嵌入式

    • 发布日期：2010-09-17
    • 文件大小：11264
    • 提供者：myender

  1. 设计一个4位的算术逻辑单元

  2. 实验一　算术逻辑单元 １. 实验目的 (1) 掌握运算器的工作原理。 (2) 验证运算器的功能 ２. 实验要求 (1)基本要求 设计一个4位的算术逻辑单元，满足以下要求。 ①4位算术逻辑单元能够进行下列运算：加法、减法、加1、减1、与、或、非和传递。用3位操作码进行运算，控制方式如下表所示。 运算操作码 　　　　运　　　算 对标识位Z和C的影响 000 result ←A+B 影响标志位Z和C 001 result ←A+1 影响标志位Z和C 010 result ←A-B 影响标志位Z和C

  3. 所属分类：C

    • 发布日期：2010-12-30
    • 文件大小：411648
    • 提供者：ndsc_cat

  1. Verilog四位并行乘法器

  2. 4位并行乘法器的电路设计与仿真 1. 实现4位并行乘法器的电路设计; 2. 带异步清零端； 3. 输出为8位； 4. 单个门延迟设为5 ns。

  3. 所属分类：嵌入式

    • 发布日期：2012-05-11
    • 文件大小：68608
    • 提供者：lrn092466

  1. 基于AT89C51的简易频率计（C语言）

  2. 采用74LS373扩展I/0并行口，实现4位静态显示，并设置锁屏功能，对显示的频率进行锁定，而不随信号的改变而改变，期间不影响计算。

  3. 所属分类：C

    • 发布日期：2013-12-21
    • 文件大小：27648
    • 提供者：u013115559

  1. 4位并行计算crc-32

  2. 4位并行计算crc-32的异或门实现方法，式中加号代表异或，等号右边第一个加号不用。

  3. 所属分类：专业指导

    • 发布日期：2008-11-28
    • 文件大小：25600
    • 提供者：qian1era

  1. 16位多级先行进位加法器

  2. 有测试文件，代码准确无错。为提高运算速度，可以参照超前进位加法器的设计思路，把16位加法器中的每四位作为一组，用位间快速进位的形成方法来实现16位加法器中的“组间快速进位”，就能得到16位快速加法器。其工作特点是组内并行、组间并行。设16位加法器，4位一组，分为4组：

  3. 所属分类：硬件开发

    • 发布日期：2020-11-03
    • 文件大小：167936
    • 提供者：qq_45861449

  1. 模拟技术中的AMC4300 PXI总线4通道16位并行A/D转换模块

  2. PXI总线4通道16位并行A/D转换模块由放大器，A/D转换器，FIFO存贮器，EPLD控制电路及PXI总线接口电路五大部分组成。模件工作时，首先根据输入信号的范围和测试要求，对各通道寄存器进行设置，以建立相应的增益和采样速率，然后启动A/D转换器。4路模拟输入信号由四路A/D转换器同步并行转换为数字量，存入FIFO寄存器，存储状态可用中断通知 CPU，或由CPU 查询、取数。适用于测量时间或相位密切相关的多路信号。   总线特性 PXI总线

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：49152
    • 提供者：weixin_38727825

  1. 汽车电子中的ADI低成本32位浮点SHARC DSP适合汽车电子娱乐系统

  2. ADI(Analog Devices Inc.)推出第三代低成本32位浮点SHARC DSP——，该产品支持32位定点和32位/40位浮点算法格式。  　　ADSP-21262内核工作频率为200MHz，峰值时为1200MFLOPS/800MFLOPS。能执行快速傅立叶变换(FFT)运算(46us内1024点复杂FFT)，比同等价格的快2.6X。在音频应用时，SIMD模式有效地加倍处理器性能，200MHz时超哈佛架构的固定或浮点数据400MMACS。有三个单独的总线，用于双数据提取，指令提取和无

  3. 所属分类：其它

    • 发布日期：2020-11-28
    • 文件大小：37888
    • 提供者：weixin_38698433

  1. 显示/光电技术中的LCM12832ZK型串／并行图形点阵液晶显示模块及其应用

  2. 摘要：LCMl2832ZK是一种具有8位／4位并行、2线／3线串行多种接口方式，内带8000多种GB2312简体中文字库的图形点阵液晶显示模块。它具有体积小、功耗低、价格便宜、使用方便等特点，因而广泛应用于许多领域。文中介绍了LCMl2832ZK的性能特点、引脚说明、操作指令以及接口方式，并以AT89C52单片机及2线串行接口方式为例，给出了相应的硬件电路及软件程序代码。     关键词：串／并行接口； 单片机； 液晶显示；LCMl2832ZK 引言 液晶显示模块(LCD Module，简

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：165888
    • 提供者：weixin_38596093

  1. 单片机与DSP中的C51单片机并行口扩展设计及应用(LM741放大器放大信号输出)

  2. C51单片机是我们生活中最常用的系列,MCS-51系列单片机有4个并行口(P0,P1,P2,P3口),但对一个稍微复杂的应用系统来说,真正 可供用户使用的并行口,只有P1口可用,况且常常因扩展I2C和SPI的器件需占用某些P1口,迫使用户不得不扩展并行口以满足实际的需要。习惯上,常用 的并行口接口芯片有8255、8155,这两种芯片功能比较齐全,可以使用在相对比较复杂的系统中,但如是对一般的系统而言,这些功能往往闲置不用。那么 就可以选用一些本来闲置不用的口线作为选通信号来进行并行口的扩展,这样

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：81920
    • 提供者：weixin_38543293

  1. VerilogHDL编写的4位BCD码转BIN码输出

  2. Quartus 完整的工程，verilog HDL语言编写，主要用于单片机直接读取4片BCD拔码开关，通过16位并行总线输出

  3. 所属分类：硬件开发

    • 发布日期：2021-01-04
    • 文件大小：868352
    • 提供者：yuantielei
« 12 3 4 5 6 7 8 9 10 ... 31 »