注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 74系列芯片资料 74564 TTL 八位三态反相输出D触发器

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-05-02
    • 文件大小：122880
    • 提供者：codychang

  1. 74系列芯片名称及解释

  2. 74系列芯片名称及解释 型号 内容 ---------------------------------------------------- 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动 器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09

  3. 所属分类：嵌入式

    • 发布日期：2009-07-27
    • 文件大小：11264
    • 提供者：txwlltt

  1. 74LS系列集成块功能介绍

  2. 74LS系列集成块功能介绍 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09 2输入四与门(oc) 74ls10 3输入三与非门 74ls11 3输入三与门 74ls12 3输入三与非门 (oc

  3. 所属分类：其它

    • 发布日期：2010-03-29
    • 文件大小：14680064
    • 提供者：xue041480

  1. 32位进位选择加法器

  2. 32位进位选择加法器，内含4位加法器、选择器等模块，成功实现32位的进位选择加法，快速有效.rar

  3. 所属分类：嵌入式

    • 发布日期：2016-01-02
    • 文件大小：2048
    • 提供者：sinat_27354593

  1. 运算器设计(HUST)

  2. 1.8位可控加减法电路设计 2.CLA182四位先行进位电路设计 3.4位快速加法器设计 4.16位快速加法器设计 5.32位快速加法器设计 6.5位无符号阵列乘法器设计 7.位有符号补码阵列乘法器 8.乘法流水线设计 9.原码一位乘法器设计 10.补码一位乘法器设计 11.MIPS运算器设计

  3. 所属分类：互联网

    • 发布日期：2020-05-22
    • 文件大小：428032
    • 提供者：weixin_44590688

  1. 华中科技大学计算机组成原理实验一 运算器设计（加法器设计）

  2. 华中科技大学计算机组成原理实验一 运算器设计（加法器设计） 8位可控加减法电路设计 CLA182四位先行进位电路设计 4位快速加法器设计 16位快速加法器设计 32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计

  3. 所属分类：互联网

    • 发布日期：2020-05-20
    • 文件大小：724992
    • 提供者：weixin_43330835

  1. 华中科技大学计算机组成原理 运算器设计实验(HUST) （educoder）完成文件

  2. 代码包含： 8位可控加减法电路设计 CLA182四位先行进位电路设计 4/16/32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计 原码一位乘法器设计 补码一位乘法器设计 MIPS运算器设计

  3. 所属分类：软件测试

    • 发布日期：2020-05-17
    • 文件大小：47104
    • 提供者：first_zhangwei

  1. 华中科技大学计算机组成原理实验一实验二运算器设计储存系统设计

  2. 本资源包含华中科技大学计算机组成原理实验一运算器设计的前五个实验，和储存系统设计的前两个实验，下载后解压为circ文件即可。可以通过educoder平台 包含实验名称：8位可控加减法电路设计，CLA182四位先行进位电路设计，4位快速加法器设计，16位快速加法器设计，32位快速加法器设计，汉字字库存储芯片扩展实验，MIPS寄存器文件设计

  3. 所属分类：互联网

    • 发布日期：2020-05-17
    • 文件大小：480256
    • 提供者：qq_44767279

  1. 闯关1-11.zip

  2. 华中科技大学机组实验运算器设计闯关代码1——11关 8位可控加减法电路设计 CLA182四位先行进位电路设计 4位快速加法器设计 16位快速加法器设计 32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计 原码一位乘法器设计 补码一位乘法器设计 MIPS运算器设计

  3. 所属分类：讲义

    • 发布日期：2020-05-14
    • 文件大小：48128
    • 提供者：E01814018

  1. 131311.circ

  2. 将alu-EduCoder-3 -23.circ改名后，完成8位可控加减法器电路、4位先行进位电路CLA74182电路、4位快速加法器电路、16位快速加法器电路、32位快速加法器电路、MIPS算术逻辑运算单元ALU电路设计。并且完成ALU自动测试。 (选做)观看4.4阵列乘法器及乘法流水线设计，4.5原码一位乘法器设计，4.6补码一位乘法器设计，设计5位阵列乘法器电路，6位补码阵列乘法器电路，乘法流水线设计电路，原码一位乘法器设计电路，补码一位乘法器设计电路。 所有完成设计的电路要求在EDUCO

  3. 所属分类：其它

    • 发布日期：2020-05-27
    • 文件大小：693248
    • 提供者：Lindayer

  1. 华中科技大学自己动手画CPU运算器设计1-11答案计算机组成原理

  2. 8位可控加减法电路设计 CLA182四位先行进位电路设计 4位快速加法器设计 16位快速加法器设计 32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计 原码一位乘法器设计 补码一位乘法器设计 MIPS运算器设计

  3. 所属分类：专业指导

    • 发布日期：2020-06-01
    • 文件大小：556032
    • 提供者：weixin_44884234

  1. 4位快速加法器设计.zip

  2. 利用前一步设计好的四位先行进位电路构造四位快速加法器，其引脚定义如图所示，其中 X，Y 为四位相加数，Cin 为进位输入，S 为和数输出，Cout 为进位输出，G，P 为 4 位成组进位生成函数和成组进位传递函数

  3. 所属分类：互联网

    • 发布日期：2020-06-01
    • 文件大小：48128
    • 提供者：qq_45772158

  1. 计算机硬件系统设计logism 运算器设计

  2. alu.circ文件。文件内容包括4位先行进位、4位快速加法器、8位可控加减法器、32位快速加法器、32位快速加法器、32位ALU、原码一位乘法器。

  3. 所属分类：硬件开发

    • 发布日期：2020-05-31
    • 文件大小：694272
    • 提供者：qq_45093131

  1. educoder_alu.circ

  2. educoder平台运算器实验全部，以运行通过。包含8位可控制加减法器，☆4位先行进位74182，☆4位先行进位74182☆16位快速加法器☆32位快速加法器☆5位阵列乘法器☆6位补码阵列乘法器☆5位无符号乘法流水线☆原码一位乘法器☆补码一位乘法器☆算术逻辑运算单元ALU

  3. 所属分类：其它

    • 发布日期：2020-05-30
    • 文件大小：729088
    • 提供者：qq_44805333

  1. 数据表示实验之c程序等3个文件.zip

  2. 本资源包含华中科技大学计算机组成原理实验一运算器设计的前五个实验，和储存系统设计的前两个实验，下载后解压为circ文件即可。可以通过educoder平台 包含实验名称：8位可控加减法电路设计，CLA182四位先行进位电路设计，4位快速加法器设计，16位快速加法器设计，32位快速加法器设计，汉字字库存储芯片扩展实验，MIPS寄存器文件设计

  3. 所属分类：网络安全

    • 发布日期：2020-06-06
    • 文件大小：666624
    • 提供者：weixin_45613152

  1. 第4关：16位快速加法器设计.txt

  2. 第4关：16位快速加法器设计.txt

  3. 所属分类：其它

    • 发布日期：2020-06-05
    • 文件大小：652288
    • 提供者：m0_47399957

  1. logsimCLA182四位先行进位电路设计.txt

  2. 帮助学生掌握快速加法器中先行进位的原理，能利用相关知识设计444位先行进位电路，并利用设计的444位先行进位电路构造444位快速加法器，能分析对应电路的时间延迟。仅供参考

  3. 所属分类：其它

    • 发布日期：2020-06-05
    • 文件大小：483328
    • 提供者：m0_47399957

  1. 华科 计算机组成原理 运算器设计(HUST) logisim 全11关

  2. 以下十一关，自测100分通过—— 第1关：8位可控加减法电路设计 第2关：CLA182四位先行进位电路设计 第3关：4位快速加法器设计 第4关：16位快速加法器设计 第5关：32位快速加法器设计 第6关：5位无符号阵列乘法器设计 第7关：6位有符号补码阵列乘法器 第8关：乘法流水线设计 第9关：原码一位乘法器设计 第10关：补码一位乘法器设计 第11关：MIPS运算器设计

  3. 所属分类：教育

    • 发布日期：2020-06-23
    • 文件大小：550912
    • 提供者：weixin_45819518

  1. alu实验1.circ

  2. 4位快速加法器设计，16位快速加法器设计，32位快速加法器设计，MIPS运算器设计，在educoder上测试已通过

  3. 所属分类：专业指导

    • 发布日期：2020-06-26
    • 文件大小：501760
    • 提供者：weixin_46096182

  1. 16位多级先行进位加法器

  2. 有测试文件，代码准确无错。为提高运算速度，可以参照超前进位加法器的设计思路，把16位加法器中的每四位作为一组，用位间快速进位的形成方法来实现16位加法器中的“组间快速进位”，就能得到16位快速加法器。其工作特点是组内并行、组间并行。设16位加法器，4位一组，分为4组：

  3. 所属分类：硬件开发

    • 发布日期：2020-11-03
    • 文件大小：167936
    • 提供者：qq_45861449
« 12 »