注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VHDL 两个4位二进制计数器构成一个六十进制计数器

  2. VHDL 两个4位二进制计数器构成一个六十进制计数器，使用VHDL语言

  3. 所属分类：其它

    • 发布日期：2009-06-03
    • 文件大小：128000
    • 提供者：sunrier

  1. C8051F340/1/2/3/4/5/6/7 数 据 手 册（中文）

  2. C8051F340/1/2/3/4/5/6/7 全速 USB FLASH微控制器数 据 手 册 模拟外设 − 10 位 ADC ƒ 转换速率可达200ksps ƒ 内建模拟多路器，单端或差分输入 ƒ VREF可在内部VREF、外部引脚或VDD 中选择 ƒ 内置温度传感器 ƒ 外部转换启动输入 − 两个比较器 − 内部电压基准 − 上电复位/掉电检测器 USB 控制器 − 符合USB规范 2.0版 − 全速(12Mbps)或低速(1.5Mbps) − 集成时钟 恢复电路；无需外部晶体 − 支持8

  3. 所属分类：嵌入式

    • 发布日期：2009-07-30
    • 文件大小：3145728
    • 提供者：muweng88

  1. 电子元器件详细规范.半导体集成电路CT54LS169/CT74LS169型4位二进制同步加/减计数器

  2. 本规范规定了半导体集成电路CT54LS169/CT74LS169型4位二进制同步加／减计数器质量评定的全部内容。 本标准符合GB 4589．1《半导体器件分立器件和集成电路总规范》和GB／T 12750《半导体集成电路分规范(不包括混合电路)》的要求。

  3. 所属分类：专业指导

    • 发布日期：2010-03-12
    • 文件大小：917504
    • 提供者：boveyyingying

  1. 4位二进制加减计数器74191

  2. 4位二进制加减计数器74191 4位二进制加减计数器74191

  3. 所属分类：C/C++

    • 发布日期：2010-05-26
    • 文件大小：374784
    • 提供者：swlyy1986

  1. 基于51单片机的可预置可逆4位计数器仿真

  2. 与大家一起分享，基于51单片机的可预置可逆4位计数器仿真。

  3. 所属分类：硬件开发

    • 发布日期：2010-07-21
    • 文件大小：37888
    • 提供者：yiqi17580

  1. 40193 4位二进制同步加 减计数器（有预置端，双时钟）.PDF

  2. 40193 4位二进制同步加 减计数器（有预置端，双时钟）.PDF

  3. 所属分类：C/C++

    • 发布日期：2010-08-17
    • 文件大小：124928
    • 提供者：LHW5211314

  1. 4位定时器计数器最大定时到99分99秒

  2. 定时器0，工作方式1，最大定时到99分99秒 P22-P25段选 P20-P27位选 晶振11.0592 并添加了补偿误差 一小时不差1秒

  3. 所属分类：其它

    • 发布日期：2010-11-26
    • 文件大小：1024
    • 提供者：yangjietulin

  1. 实验3 ,4位十进制的频率计设计

  2. 、设计4位十进制频率计，学习较复杂的数字系统设计方法，熟悉对Quartus II软件的使用。 2、用4位十进制计数器对用户输入时钟UCLK进行记数

  3. 所属分类：专业指导

    • 发布日期：2010-12-08
    • 文件大小：215040
    • 提供者：XUQIWEN1

  1. 单片机4位数码管计数器程序(汇编)

  2. KT800综合系统板实验源程序库 单片机2位数码管计数器程序(汇编)

  3. 所属分类：专业指导

    • 发布日期：2011-06-19
    • 文件大小：10240
    • 提供者：youruoyun

  1. 基于EDA的4位十进制频率计原理与设计

  2. 根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1秒的对输入信号脉冲计数允许的信号；1秒计数结束后，计数值锁入锁存器的锁存信号和为下一测频计数周期作准备的计数器清0信号。这3个信号可以由一个测频控制信号发生器产生，即图7-1中的TESTCTL，它的设计要求是，TESTCTL的计数使能信号CNT_EN能产生一个1秒脉宽的周期信号，并对频率计的每一计数器CNT10的ENA使能端进行同步控制。当CNT_EN高电平时，允许计数；低电平时停止计数，并保持其所计的脉冲数。在停止计数期间，

  3. 所属分类：硬件开发

    • 发布日期：2012-06-02
    • 文件大小：68608
    • 提供者：mfs1184396251

  1. 计数器在fpga实验版上实现4位7段数码管动态显示，数字递增

  2. 在fpga实验版上实现4位7段数码管动态显示，数字递增

  3. 所属分类：其它

    • 发布日期：2012-11-08
    • 文件大小：844
    • 提供者：weiyangtuqiang

  1. EDA使能和进位输出的4位计数器

  2. 一．程序： .建模程序： module counter4_bit(q, cout, d, increment, load_data, global_reset, clock); output [3:0] q; output cout; input [3:0] d; input load_data, global_reset,clock,increment; reg [3:0] q; reg cout; always @(posedge clock) if (global_reset) begi

  3. 所属分类：电子政务

    • 发布日期：2012-12-22
    • 文件大小：139264
    • 提供者：tfxf__091213

  1. 异步清零、技术使能、数据加载等不同使能的4位计数器的Verilog源程序以及对应的testbench测试程序和仿真波形

  2. 异步清零、技术使能、数据加载等不同使能的4位计数器的Verilog源程序以及对应的testbench测试程序和仿真波形，已经测试过了，已经测试过了，欢迎下载，收取大家2个财富值，希望大家多多包涵，自己的csdn账号也没有财富值了。

  3. 所属分类：其它

    • 发布日期：2014-03-16
    • 文件大小：344064
    • 提供者：hxuhongming

  1. 基于AT89S51单片机设计的 可预置可逆4位计数器

  2. 基于AT89S51单片机设计的 可预置可逆4位计数器并且配有proteus仿真模拟

  3. 所属分类：硬件开发

    • 发布日期：2015-09-19
    • 文件大小：60416
    • 提供者：yongjiequsi

  1. 基于VHDL的4位二进制乘法器

  2. 用VHDL语言做的4位二进制乘法器，编写用的是QuartusII软件。调用了寄存器，加法器，计数器。外加状态机，用原理图实现顶层的编写。

  3. 所属分类：其它

    • 发布日期：2009-01-17
    • 文件大小：265216
    • 提供者：u011053275

  1. verilog4位计数器

  2. 这是使用verilog写的4位计数器，适用于初学者，程序可根据实际需要进行修改

  3. 所属分类：软件测试

    • 发布日期：2018-05-26
    • 文件大小：952320
    • 提供者：qq_41003789

  1. 基于FGPA的4位计数器

  2. 基于FGPA的4位计数器，可以自由设置位数，实现任意位数的计数器。具有以下功能： 1.方向可以设置，正向计数和方向计数 2.模值可以设置 3.计数频率可以调整

  3. 所属分类：专业指导

    • 发布日期：2019-02-23
    • 文件大小：25165824
    • 提供者：u012560933

  1. 可预置可逆4位计数器

  2. 文章是利用AT89S51单片机来设计可预置可逆4位计数器。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：39936
    • 提供者：weixin_38653155

  1. 单片机可预置可逆4位计数器

  2. 利用AT89S51单片机的P1.0－P1.3接四个发光二极管L1－L4，用来指示当前计数的数据；用P1.4－P1.7作为预置数据的输入端，接四个拨动开关K1－K4，用P3.6/WR和P3.7/RD端口接两个轻触开关，用来作加计数和减计数开关。这样就实现了可预置可逆4位计数器。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：86016
    • 提供者：weixin_38619967

  1. AT89S51单片机试验及实践教程之可预置可逆4位计数器

  2. 1. 实验任务利用AT89S51单片机的P1.0－P1.3接四个发光二极管L1－L4，用来指示当前计数的数据；用P1.4－P1.7作为预置数据的输入端，接四个拨动开关K1－K4，用P3.6/WR和P3.7/RD端口接两个轻触开关，用来作加计数和减计数开关。具体的电路原理图如下图所示2. 电路原理图图4.12.13.系统板上硬件连线• 把“单片机系统”区域中的P1.0－P1.3端口用8芯排线连接到“八路发光二极管指示模块”区域中的L1－L4上；要求：P1.0对应着L1，P1.1对应着L2，P1.2

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：113664
    • 提供者：weixin_38551376
« 12 3 4 5 6 7 8 9 10 ... 47 »