“第2章示例”目录： 例2-1.v————————书中例2-1的Verilog源代码； 例2-2.v————————书中例2-2的Verilog源代码； 例2-3.v————————书中例2-3的Verilog源代码； 例2-4.v————————书中例2-4的Verilog源代码； 例2-5.v————————书中例2-5的Verilog源代码； “function”示例.v——书中关键字“function”示例的Verilog源代码； “task”示例.v————书中关键字“task”示例

序 号 实验项目 名称 实 验 内 容 学时 要求 性质 类别 所用主要仪 器及台套数 所在实验室 1 QuartusII的使用 在本次实验中，学会QuartusII软件的使用，然后利用此系统完成： 〈１〉 一位全加器设计 〈２〉 并行八位寄存器设计。 下载到实验箱上，在实验箱上验证。 必做 验证 专业基础 计算机组成原理实验箱30台 P4计算机60台 硬件基础实验室 2 层次化设计方法 在本次实验中，学会层次化设计方法，利用该方法完成： 〈１〉同步二进制计数器 〈２〉多位二进制加法器 下载到

VHDL全名Very-High-Speed Integrated Circuit Hardware Descr iption Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。 VHDL和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。