注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 四位ALU算术逻辑单元设计实验

  2. 一. 实验目的 1. 了解ALU（算术逻辑单元）的功能和使用方法； 2. 认识和掌握超前（并行）进位的设计方法； 3. 认识和掌握ALU的逻辑电路组成； 4. 认识和掌握ALU的设计方法。

  3. 所属分类：专业指导

    • 发布日期：2009-06-13
    • 文件大小：121856
    • 提供者：Dylan_zb

  1. 计算机组成原理实验1-四位ALU算术逻辑单元设计实验

  2. 一. 实验目的 1.了解ALU的功能和使用方法 2.认识和掌握超前进位的设计方法 3.认识和掌握ALU的逻辑电路组成 4.认识和掌握ALU的设计方法 二. 实验原理 从结构原理图上可推知，本实验中的ALU运算逻辑单元由4个一位的ALU运算逻辑单元组成。每位的ALU电路由全加器和函数发生器组成。事实上，是在全加器的基础上，对全加器功能的扩展来实现符合要求的多种算术/逻辑运算的功能。为了实验多种功能的运算，An、Bn数据是不能直接与全加器相连接的，它们受到功能变量F3—F1的制约，由此，可由An、

  3. 所属分类：C

    • 发布日期：2009-12-10
    • 文件大小：412672
    • 提供者：L416116256

  1. 4位BCD码加法器的设计

  2. ALU的设计与仿真—4位BCD码加法器的设计 本次的设计内容是ALU的设计与仿真—4位BCD码加法器的设计。

  3. 所属分类：嵌入式

    • 发布日期：2009-12-17
    • 文件大小：474112
    • 提供者：wc3918

  1. 基于VHDL语言的4位算术逻辑单元（ALU）的设计

  2. ALU的算数运算主要以加、减法为主，至于乘法、除法则可用“移位”配合“加法”的方法加以处理，即可完成运算。虽然逻辑运算的种类很多，但实际上ALU中的逻辑电路单元通常只处理AND、OR、XOR、NOT这四种运算，其它的各种逻辑运算都可以由布尔代数化简，只需用AND、OR、XOR、NOT这四种运算便可完成。

  3. 所属分类：专业指导

    • 发布日期：2010-01-05
    • 文件大小：57344
    • 提供者：wzl880820

  1. 数字逻辑设计报告——四位ALU

  2. 关于4位ALU的数字逻辑设计报告，内容包括1．需求分析2．设计原理3．设计总体框图及流程4．实现和测试等内容

  3. 所属分类：专业指导

    • 发布日期：2010-07-03
    • 文件大小：130048
    • 提供者：surfing52

  1. ALU ：4位带进位的加法器。带有两个锁存器IR1、IR2。由S0、S1、S2、S3、CN、N控制信号设置其运行状态。S0、S1、S2、S3控制ALU的运算方式；同时当二进制开关N=1是进行逻辑运算，当N=0是进行算术运算。CN 是ALU的

  2. ALU ：4位带进位的加法器。带有两个锁存器IR1、IR2。由S0、S1、S2、S3、CN、N控制信号设置其运行状态。S0、S1、S2、S3控制ALU的运算方式；同时当二进制开关N=1是进行逻辑运算，当N=0是进行算术运算。CN 是ALU的进位控制开关，当CN=0是无进位；CN=1是带进位。

  3. 所属分类：专业指导

    • 发布日期：2010-07-05
    • 文件大小：21504
    • 提供者：weitao_de_angel

  1. 四位ALU算术逻辑单元设计实验

  2. 1. 了解ALU（算术逻辑单元）的功能和使用方法； 2. 认识和掌握超前（并行）进位的设计方法； 3. 认识和掌握ALU的逻辑电路组成； 4. 认识和掌握ALU的设计方法

  3. 所属分类：专业指导

    • 发布日期：2010-12-13
    • 文件大小：245760
    • 提供者：qq459729983

  1. 设计一个4位的算术逻辑单元

  2. 实验一　算术逻辑单元 １. 实验目的 (1) 掌握运算器的工作原理。 (2) 验证运算器的功能 ２. 实验要求 (1)基本要求 设计一个4位的算术逻辑单元，满足以下要求。 ①4位算术逻辑单元能够进行下列运算：加法、减法、加1、减1、与、或、非和传递。用3位操作码进行运算，控制方式如下表所示。 运算操作码 　　　　运　　　算 对标识位Z和C的影响 000 result ←A+B 影响标志位Z和C 001 result ←A+1 影响标志位Z和C 010 result ←A-B 影响标志位Z和C

  3. 所属分类：C

    • 发布日期：2010-12-30
    • 文件大小：411648
    • 提供者：ndsc_cat

  1. 四位ALU 数字逻辑设计报告

  2. 四位的ALU 数字逻辑设计报告 1．需求分析2．设计原理3．设计总体框图及流程4．实现和测试5．功能改进设想

  3. 所属分类：专业指导

    • 发布日期：2011-01-12
    • 文件大小：130048
    • 提供者：earthskys

  1. 4位alu运算器（数字逻辑课程设计作业）

  2. 用xilinx设计，仿真已经通过，4位ALU运算器。

  3. 所属分类：嵌入式

    • 发布日期：2011-02-11
    • 文件大小：9216
    • 提供者：wc19891013

  1. ALU算术逻辑运算 multisim实现

  2. ALU能进行多种算术运算和逻辑运算。4位ALU-74LS181能进行16种算术运算和逻辑运算。 （1）.掌握算术逻辑单元（ALU）的工作原理； （2）.熟悉简单运算器的数据传送通路； （3）.画出逻辑电路图及布出美观整齐的接线图； （4）.验证4位运算功能发生器（74LS181）组合功能。

  3. 所属分类：专业指导

    • 发布日期：2011-05-17
    • 文件大小：81920
    • 提供者：haoshiduo159

  1. 8位ALU运算器（VHDL语言）

  2. （1）按照实验要求设计简单ALU，能执行8种操作，分别为： 1）加、减、增1、减1等4种8位算术运算； 2）与、或、非、异或等4种8位逻辑运算。 实现上，可以用一位M 作为进行算术运算或逻辑运算的控制位，M=0 时进行算术运算，M=1 时进行逻辑运算。另外用2位来表示4种操作。 （2）实现一些基本的PSW标志位： 1）进位/借位的输出标志位C； 2) 运算结果为零的输出标志位Z； 3) 运算结果为溢出的输出标志位V； 4) 运算结果为负数的输出标志位N。 （3）加减必须用最基本的1位全加器fa

  3. 所属分类：硬件开发

    • 发布日期：2011-05-18
    • 文件大小：26624
    • 提供者：wwweet

  1. 组成原理课程设计

  2. 7号，16号，29号指令，用VHDL语言实现16位锁存器和4位锁存器，并用modelsim进行仿真，给出必要的时序图

  3. 所属分类：嵌入式

    • 发布日期：2011-12-28
    • 文件大小：6291456
    • 提供者：richardkaola

  1. ALU设计 用Verilog HDL

  2. 用Verilog HDL设计一个模块，该模块实现了一个4bit的ALU，可以对两个4bit二进制操作数进行算术运算和逻辑运算 　　算术运算包括加法与减法 　　逻辑运算包括与运算、或运算 　　设计一个模块，利用Verilog HDL模块元件实例化的能力来调用4bit ALU的模块，从而将两个4bit ALU扩展为一个8bit ALU（详见原理框图） 　　用提供的4bit ALU测试模块对所实现的4 bit ALU进行仿真测试 　　用提供的8bit ALU测试模块对所实现的8 bit ALU进行仿

  3. 所属分类：C/C++

    • 发布日期：2013-04-16
    • 文件大小：2048
    • 提供者：u010312201

  1. VERILOG实现的4位 ALU 模块实现 5种运算

  2. VERILOG实现的4位 ALU 模块实现 5种运算 加减 与或非

  3. 所属分类：硬件开发

    • 发布日期：2013-12-08
    • 文件大小：362496
    • 提供者：pkyou81

  1. 用ISE设计的32位ALU

  2. 用XILINX的ISE2014.4开发的32位ALU。已经过仿真调试。

  3. 所属分类：硬件开发

    • 发布日期：2015-11-10
    • 文件大小：506880
    • 提供者：qq_20091945

  1. 8位CPU的设计与实现

  2. 参考所给的16位实验CPU的设计与实现，体会其整体设计思路，并理解该CPU的工作原理。在此基础上，对该16位的实验CPU（称为ExpCPU-16）进行改造，以设计得到一个8位的CPU。总的要求是将原来16位的数据通路，改成8位的数据通路，即： 1.将原来8位的OP码，改成4位的OP码； 2.将原来8位的地址码（包含2个操作数），改成4位的地址码（包含2个操作数）。 在上述总要求的基础上，对实验CPU的指令系统、ALU、控制器、寄存器、存储器进行相应的改造。

  3. 所属分类：专业指导

    • 发布日期：2018-06-04
    • 文件大小：1048576
    • 提供者：g971105

  1. 4位ALU-EWB计算机硬件课程设计

  2. 计算机硬件课程设计，用与门、非门等逻辑门集成电路设计一个4位运算器，输入、输出、功能选择模块划分清晰，并具有5种基本功能，其中一种为算术运算功能A加B、其余4种为逻辑运算功能，分别为A与B、A或B、A异或B和A同或B，输入使用DIP开关、输出使用LED灯显示，并且能用数码显示器显示出数值。

  3. 所属分类：嵌入式

    • 发布日期：2019-03-21
    • 文件大小：65536
    • 提供者：qq_33213859

  1. alu实验1.circ

  2. 4位快速加法器设计，16位快速加法器设计，32位快速加法器设计，MIPS运算器设计，在educoder上测试已通过

  3. 所属分类：专业指导

    • 发布日期：2020-06-26
    • 文件大小：501760
    • 提供者：weixin_46096182

  1. ALU4FPGA：在Nexys-4 DDR板上为Artix-7 FPGA实现的16位算术逻辑单元-源码

  2. 16位ALU 该设计使用Nexys-4 DDR板实现了16位ALU。 ALU可以执行ADD，MULTIPLY，SUBTRACT和RIGHT SHIFT LOGICAL运算。 设计中编入了两个数字，用户使用Nexys-4 DDR板上的开关选择ALU操作。 内容 .xdc约束文件，verilog文件和PDF报告以及ASM-D图表，示意图和仿真结果。

  3. 所属分类：其它

    • 发布日期：2021-02-21
    • 文件大小：735232
    • 提供者：weixin_42175776
« 12 3 4 5 »