注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 硬件描述语言写的采用流水线的CPU

  2. 用VHDL和Verilog写的CPU,采用了5级流水线,50MHz工作,在FPGA中运行,采用MIPS指令集

  3. 所属分类：硬件开发

    • 发布日期：2010-12-03
    • 文件大小：3145728
    • 提供者：bboyavatar

  1. 基于MIPS的32位流水线CPU设计

  2. 本设计实现了一个具有标准的32位5级流水线架构的MIPS指令兼容CPU系统。具备常用的五十余条指令，解决了大部分数据相关，结构相关，乘除法的流水化处理等问题

  3. 所属分类：专业指导

    • 发布日期：2010-12-06
    • 文件大小：399360
    • 提供者：zytit2010

  1. 基于mips的5级流水cpu verilog

  2. 基于mips的基本5级流水线cpu verilog实现 有结构图

  3. 所属分类：C/C++

    • 发布日期：2012-03-02
    • 文件大小：1048576
    • 提供者：zhaoyux1027

  1. 16位5级流水线CPU

  2. 16位5级流水线CPU，可执行简单的指令，测试文件已给出

  3. 所属分类：C/C++

    • 发布日期：2015-06-07
    • 文件大小：8192
    • 提供者：qq_28837025

  1. cpu有关于hazard的处理

  2. 写好的5级流水线cpu修改完善hazard部分，包括data forward 和control hazard

  3. 所属分类：其它

    • 发布日期：2015-06-18
    • 文件大小：8388608
    • 提供者：vip20602

  1. 8位MINI cpu试验报告

  2. 根据《自己动手写CPU》编写的5级流水线的MINI 8位CPU

  3. 所属分类：硬件开发

    • 发布日期：2015-12-16
    • 文件大小：15728640
    • 提供者：qq_19876131

  1. 5级流水线CPU

  2. 5级流水线CPU，处理了data hazard，验收过了啦

  3. 所属分类：专业指导

    • 发布日期：2015-12-24
    • 文件大小：2097152
    • 提供者：qq_33348227

  1. 16位5级流水线CPU设计

  2. 使用Verilog实现16位5级流水线CPU设计

  3. 所属分类：硬件开发

    • 发布日期：2016-05-17
    • 文件大小：2097152
    • 提供者：hyhop150

  1. 带有缓存的流水线CPU设计

  2. 使用Verilog实现带有缓存的16位5级流水线CPU设计

  3. 所属分类：硬件开发

    • 发布日期：2016-05-18
    • 文件大小：1048576
    • 提供者：hyhop150

  1. 中南大学EDA课程设计指导书及源代码

  2. 中南大学 电子信息工程专业 EDA课程设计指导书及源代码，设计内容：基于verilog HDL 16位RISC CPU设计与仿真，采用5级流水线。开发工具：quartusII, modelsim

  3. 所属分类：专业指导

    • 发布日期：2017-05-31
    • 文件大小：994304
    • 提供者：aa7704

  1. GT2000方舟科技一嵌入式CPU原理图

  2. 方舟2号核心，实现Arca RISC 指令集 ·5级流水线，330-400 MHz主频实现 ·内存管理支持可变页面大小：4KB, 16KB, 1MB和16MB ·提供32路指令TLB和数据TLB ·8KB数据缓存和8KB指令缓存 ·采用循环轮换替换算法， 支持表项锁存 ·提供数据断点、指令断点的硬件支持 ·支持异步中断和异步引导 ·通过JTAG接口与主机相连直接访存控制器 DMA ·4个独立的DMA通道，固定或循环轮换优先级, 传输计数可达16M ·传输单元支持byte, half-word,

  3. 所属分类：专业指导

    • 发布日期：2019-09-12
    • 文件大小：241664
    • 提供者：drjiachen

  1. 支持RISC-V指令集，32位5级流水线，支持Flush与转发操作的CPU2

  2. 支持RISC-V指令集，32位5级流水线，支持Flush与转发操作的CPU

  3. 所属分类：嵌入式

    • 发布日期：2019-09-25
    • 文件大小：15360
    • 提供者：qq_40243040

  1. 基于MIPS32的5级流水线CPU设计与实现.zip

  2. 采用MIPs32指令格式，利用vivado软件进行CPU设计。实现功能如下： 1.设计的流水线 CPU 能够执行 20 条整数指令，如sw,lw,beq,jal等。每条指令的编码长度均为 32 位。 2.采用 5 级流水线技术，具有数据前推机制。 3.具有解决控制冒险，数据冒险等问题的能力，能够插入气泡暂停等。 4.具有缩短分支的延迟等方案。 详细分析过程及代码分析参见：https://blog.csdn.net/qq_45288566/article/details/1036572

  3. 所属分类：硬件开发

    • 发布日期：2020-03-18
    • 文件大小：11534336
    • 提供者：qq_45288566

  1. cpu.zip（5级流水线结构的CPU实现）

  2. 一个 5 级流水线结构的简单 CPU的实现。TinyMIPS 的流水线共分为五级，对应五个功能模块，分别为 IF（取指令）、ID（译码）、 EX（执行）、MEM（访存）、WB（写回）。而这五个流水级分别对应 CPU 处理指令时的 五个步骤：IF 级负责从存储器（内存或缓存）中取出指令；ID 级负责将指令译码，并从寄 存器堆取出指令的操作数；EX 级负责根据译码结果执行对应的 ALU 操作；MEM 级负责处 理可能产生访存请求的指令，向存储器（内存或缓存）发送控制信号；WB 级负责将指令的 执行结

  3. 所属分类：专业指导

    • 发布日期：2020-05-25
    • 文件大小：14680064
    • 提供者：weixin_41877670

  1. Verilog实现MIPS的5级流水线cpu设计（Modelsim仿真）.rar

  2. 里面是制作5级流水线CPU的源代码文件，用的是Verilog编程，Modelsim仿真。程序实现了数据冒险和控制冒险的解决。配套博文：https://blog.csdn.net/WXY19990803/article/details/104008650

  3. 所属分类：其它

    • 发布日期：2020-07-16
    • 文件大小：13312
    • 提供者：WXY19990803

  1. 汽车电子中的英飞凌面向汽车总线控制推出XC164CM电子控制器

  2. 英飞凌宣布，面向汽车总线控制推出XC164CM电子控制器，采用高性能16位带5级流水线的C166S V2 CPU，支持扩展温度-40℃到125℃，可用在汽车电子和通用市场的AC和DC马达控制。  　　XC164CM提供较好的DSP性能和中断处理以及外设集和高性能可靠的片内闪存，40MHz CPU时钟的单指令时间25ns，25ns乘法(16×16位)，除法(32/16位)和MAC指令，零周期跳跃执行，用于代码和数据的16MB线性地址空间，1024B片内SFR区，以及16级优先中断系统多达75种

  3. 所属分类：其它

    • 发布日期：2020-11-27
    • 文件大小：44032
    • 提供者：weixin_38725086

  1. 单片机与DSP中的Atmel耐辐射32位SPARC V8处理器

  2. Atmel近日推出耐辐射32位SPARC V8处理器AT697。和以前的SPARC处理器相比， AT697提升的速度/功耗比例为8倍，为太空设备提供增强的计算功能，而封装却小3倍。 AT697的CPU和LEON2-FT 1.0.13兼容，有8个寄存器窗口，先进的架构有片内的Amba总线和5级流水线，16KB多设置数据缓存，32KB多设置指令缓存。片内的外设包括PROM控制器，SRAM控制器和SDRAM控制器的存储器接口，两个24位计时器和看门狗计时器，两个8位UART。有4个外接可编输入的中断

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：46080
    • 提供者：weixin_38643269

  1. 铁饼：由分立晶体管构建的CPU-源码

  2. 铁饼 Discus是由分立晶体管构建的8位CPU。 目前，它以仿真方式运行，并。 它是一个纯8位哈佛体系结构，具有8位代码和数据地址，以及一个单独的4入口堆栈。 有四个通用寄存器，其中一个是累加器。 它使用2.5级RISC管道（操作码获取/分支，指令执行和写回）。 有一个集成的动态RAM控制器。 CPU共有1408个晶体管。 没有流水线和DRAM刷新，计数将更接近1000。 指令集是极简的，但功能强大。 所有指令都是单个字节，执行是严格的单周期吞吐量。 常量值和某些内存访问通过前缀指令实现。

  3. 所属分类：其它

    • 发布日期：2021-02-23
    • 文件大小：2097152
    • 提供者：weixin_42133918

  1. mips-simulator：Has Haskell中的5级流水线MIPS CPU设计-源码

  2. mips-simulator：Has Haskell中的5级流水线MIPS CPU设计

  3. 所属分类：其它

    • 发布日期：2021-02-04
    • 文件大小：25600
    • 提供者：weixin_42133329

  1. 英飞凌面向汽车总线控制推出XC164CM电子控制器

  2. 英飞凌宣布，面向汽车总线控制推出XC164CM电子控制器，采用高性能16位带5级流水线的C166S V2 CPU，支持扩展温度-40℃到125℃，可用在汽车电子和通用市场的AC和DC马达控制。  　　XC164CM提供较好的DSP性能和中断处理以及外设集和高性能可靠的片内闪存，40MHz CPU时钟的单指令时间25ns，25ns乘法(16×16位)，除法(32/16位)和MAC指令，零周期跳跃执行，用于代码和数据的16MB线性地址空间，1024B片内SFR区，以及16级优先中断系统多达75种

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：44032
    • 提供者：weixin_38610717
« 12 3 »