点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 59分59秒计时器
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
基于FPGA的数字钟设计报告
EDA技术在电子系统设计领域越来越普及,本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟,它的计时周期为24小时,显示满刻度为23时59分59秒,另外还具有校时功能和闹钟功能。总的程序由几个各具不同功能的单元模块程序拼接而成,其中包括分频程序模块、时分秒计数和设置程序模块、比较器程序模块、三输入数据选择器程序模块、译码显示程序模块和拼接程序模块。并且使用QuartusII软件进行电路波形仿真,下载到EDA实验箱进行验证。该设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VH
所属分类:
硬件开发
发布日期:2009-06-10
文件大小:540672
提供者:
shiyun123
EDA课程设计棋类计时器
2小时加30秒的计时系统。 本系统是一个用于棋类比赛的计时钟系统,该计时钟可分别完成甲乙对规定用时的计时和规定时间用完后的读秒计时。规定甲乙双方各有2小时比赛规定用时,分别设计各方的用时定时器,并用数码管显示各方已用的时、分从0:00~1:59计时间隔为1S。 2小时规定时间用完后,每方限定在30秒内必须下出一步棋,此时定时器将完成对读秒时间的30S倒计时,并数码管显示此时过程30~00。若计时到零,则发生警报信号该方超时负。各定时器设置计时暂停/继续键,在规定时间计时时,该键的作用为暂停本方
所属分类:
专业指导
发布日期:2009-06-22
文件大小:269312
提供者:
zjw158
AT89S51单片机试验及实践教程Proteus+仿真
主要内容: (1)将里面的实验用Proteus仿真!!!!包括C语言的和汇编的!!! (2)加了注释(本人也是刚学的,可能有些错误,望提出!) 还加了部分与该实验有关的资料!! (3)将本人发现的原版中的问题加以改正.(里面还有小部分问题,目前仍然不明) 1.闪烁灯 2.模拟开关灯 3.多路开关状态指示 4. 广告灯的左移右移 5.广告灯(利用取表方式) 6.报警产生器 声音有问题——估计是LM386的问题,去掉可以正常仿真。 7. I-O并行口 直接驱动LED显示 8.按键识别方法之 9.一
所属分类:
硬件开发
发布日期:2009-07-08
文件大小:3145728
提供者:
eqiaotea
AT89S51单片机试验及实践教程
里面包括很多常见的实验及教程1.闪烁灯2.模拟开关灯3.多路开关状态指示4. 广告灯的左移右移5.广告灯(利用取表方式)6.报警产生器 声音有问题——估计是LM386的问题,去掉可以正常仿真。7. I-O并行口直接驱动LED显示8.按键识别方法之9.一键多功能按键识别技术10. 00-99计数器11. 00-59秒计时器(利用软件延时)12. 可预置可逆4位计数器13.动态数码显示技术14.4×4矩阵式键盘识别技术15.定时计数器T0作定时应用技术(一)16.定时计数器T0作定时应用技术(二)
所属分类:
硬件开发
发布日期:2007-12-11
文件大小:4194304
提供者:
roufo
数字电子钟的设计(详细设计过程和电路图)
设计一个采用数字电路实现,对时,分,秒.数字显示的计时装置,周期为24小时,显示满刻度为23时59分59秒,并具有校时功能和报时功能的数字电子钟。电路主要采用中规模集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、时钟译码显示电路模块、整电报时模块、校时模块等部分组成。采用电池作电源,采用低功耗的芯片及液晶显示器,发生器使用石英晶振、计数振荡器CD4060及双D触发器74LS74,计数器采用同步双十进制计数器74LS160,锁存译码器是74LS248,整电报时电路用74LS74,74
所属分类:
嵌入式
发布日期:2010-02-23
文件大小:1048576
提供者:
richardrich
AT89S51单片机代码
1.闪烁灯2.模拟开关灯3.多路开关状态指示4. 广告灯的左移右移5.广告灯(利用取表方式)6.报警产生器 声音有问题——估计是LM386的问题,去掉可以正常仿真。7. I-O并行口直接驱动LED显示8.按键识别方法之9.一键多功能按键识别技术10. 00-99计数器11. 00-59秒计时器(利用软件延时)12. 可预置可逆4位计数器13.动态数码显示技术14.4×4矩阵式键盘识别技术15.定时计数器T0作定时应用技术(一)16.定时计数器T0作定时应用技术(二)17.99秒马表设计18.“
所属分类:
硬件开发
发布日期:2008-01-21
文件大小:4194304
提供者:
liqi88899
自动电子钟EDA设计
电子钟是一个将“时”“分”显示于人的视觉器官的计时装置。它的计时周期为24小时;显示满刻度为23时59分59秒,秒由一个灯显示,将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累加60秒发送一个“分脉冲”信号,该信号将被送到“时计数器”。“时计数器”采用24进制计数器,可实现对一天24小时的累计。译码显示电路将“时”“分”计数器的输出状态四段显示译码器译码。通过六位LED七段显示器显示出来。秒就由灯的闪烁来表示。
所属分类:
专业指导
发布日期:2010-06-12
文件大小:201728
提供者:
zjznxf
单片机期末考试真题 大家快来转载
单片机真题,大家快来啊 单片机期末考试试题 01、单片机是将微处理器、一定容量的 RAM 和ROM以及 I/O 口、定时器等电路集成在一块芯片上而构成的微型计算机。 2、单片机89C51片内集成了 4 KB的FLASH ROM,共有 5 个中断源。 3、两位十六进制数最多可以表示 256 个存储单元。 4、89C51是以下哪个公司的产品?( C ) A、INTEL B、AMD C、ATMEL D、PHILIPS 5、在89C51中,只有当EA引脚接 高 电平时,CPU才访问片内的Flash R
所属分类:
C
发布日期:2010-06-13
文件大小:64512
提供者:
muzili08
单片机课程设计 短跑计时器的设计
该课题研究的是短跑计时器的设计,具体要求为:①短跑计时器数码显示分、秒、毫秒;②最大计时限值为1分59秒99,超限值时应可视或可闻报警;③设计本电路所用的直流电源;④“键控”应为计时开始/继续(A)、计时停止/暂停(B)和复位/清零(C)等三个按键开关
所属分类:
嵌入式
发布日期:2011-04-20
文件大小:360448
提供者:
liaoye0222
59分59秒计时器实验报告
59分59秒计时器的实验报告 包括 校分 报时 快速校分 校分停秒等功能 有multisim仿真图
所属分类:
专业指导
发布日期:2011-04-26
文件大小:404480
提供者:
xiaoyaowch
电工电子综合实验Ⅱ--数字计时器设计
本实验使用中小规模集成电路设计一个0分00秒——9分59秒的数字计时器。包括收获体会及建议。
所属分类:
专业指导
发布日期:2011-06-08
文件大小:312320
提供者:
heweiran08
AT89S51单片机课程设计及仿真大全
要内容: (1)将里面的实验用Proteus仿真!!!!包括C语言的和汇编的!!! (2)加了注释(本人也是刚学的,可能有些错误,望提出!) 还加了部分与该实验有关的资料!! (3)将本人发现的原版中的问题加以改正.(里面还有小部分问题,目前仍然不明) 1.闪烁灯 2.模拟开关灯 3.多路开关状态指示 4. 广告灯的左移右移 5.广告灯(利用取表方式) 6.报警产生器 声音有问题——估计是LM386的问题,去掉可以正常仿真。 7. I-O并行口直接驱动LED显示 8.按键识别方法之 9.一键多
所属分类:
其它
发布日期:2011-06-20
文件大小:4194304
提供者:
xiaodong_2011
EDA 数字时钟实验设计报告
用VHDL语言设计数字时钟电路, 1、正常的显示时、分、秒计时功能。 2、可引入秒脉冲进行校时、校分,并可用RESET信号给秒清零。 3、实现整点报时,当计时器道59分50秒开始鸣响,四声低声,一声高声。
所属分类:
专业指导
发布日期:2011-07-04
文件大小:48128
提供者:
liviolina
数字计时器
用7490,7492,7408,7404,7400芯片设计的一个从00到9分59秒的数字计时器。实现整点报时,开机清零等逻辑功能。
所属分类:
专业指导
发布日期:2011-12-20
文件大小:720896
提供者:
san7369959600
计时器程序
#include #define ulong unsigned long char tab[]={0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xd8,0x80,0x90}; char tab_dp[]={0x40,0x79,0x24,0x30,0x19,0x12,0x02,0x58,0x00,0x10}; #define LED P0 //P0 为数码管的段选 #define WS P1 //P1 为数码管的位选 sbit time_shift=P3^0; //P3
所属分类:
C++
发布日期:2014-05-13
文件大小:5120
提供者:
sinat_15327431
基于verilog的fpga数字钟
l、能进行正常的时、分、秒计时功能,分别由6个数码显示24小时、60分钟的计数器显示。 2、能利用实验系统上的按钮实现“校时”、“校分”功能; (1)按下“SA”键时,计时器迅速递增,并按24小时循环; (2)按下“SB”键时,计时器迅速递增,并按59分钟循环,并向“时”进位; (3)按下“SC”键时,秒清零;抖动的,必须对其消抖处理。 3、能利用扬声器做整点报时: (1)当计时到达59’50”时开始报时,频率可为500Hz; 计满23小时后回零;计满59分钟后回零。 (2)到达59’59”时
所属分类:
专业指导
发布日期:2017-06-09
文件大小:3145728
提供者:
qq_35364022
汇编语言课设 设计时钟 实现整点报时,秒表计时
汇编语言课设 设计时钟 实现整点报时,实测没有错误。掌握综合使用基本输入输出设备、通用接口芯片、专用接口芯片的方法;n 掌握实时处理程序的编制和调试方法。实验要求:设计一个定时显示装置,用实验仪的八个LED数码管显示时间,时间显示格式为24小时制,如14-35-45。具体完成如下几个功能:1) 通过键盘设置时间。2) 整点报时功能。分秒值为59分55秒时开始报时,每秒钟蜂鸣器鸣叫一声,到整点报时停止。3) 设置闹钟功能。闹钟时间到,蜂鸣器开始鸣叫,鸣叫时间最长半分钟。可通过按键停止蜂鸣。 键盘
所属分类:
C/C++
发布日期:2020-06-23
文件大小:30720
提供者:
Yuwancumianhei
EDA/PLD中的基于VHDL的99小时定时器设计及实现
0 引言 传统的定时器硬件连接比较复杂,可靠性差,而且计时时间短,难以满足需要。本设计采用可编程芯片和VHDL语言进行软硬件设计,不但可使硬件大为简化,而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50 MHz,因而计时精度很高。本设计采用逐位设定预置时间,其最长时间设定可长达99小时59分59秒。完全可以满足用户的需要,使用也更为方便。 1 系统原理 本定时器的核心器件为EP1C6Q240C8芯片。该芯片有选位、置位、启动、复位、倒计时等功能,显示采用2个3位LED数
所属分类:
其它
发布日期:2020-11-07
文件大小:249856
提供者:
weixin_38691742
EDA计时器1.docx
设计FPGA逻辑,使用DE0实验板上的七段数码管 HEX3~HEX0,实现一个计数范围为0分0秒~59分 59秒的计数器,其中,HEX3~HEX2显示计数器的 分钟数值,HEX1~HEX0显示计数器的秒数值。计 数器通过BUTTON2 对计数值进行清零。
所属分类:
电信
发布日期:2020-11-30
文件大小:2097152
提供者:
PC0331
基于VHDL的99小时定时器设计及实现
0 引言 传统的定时器硬件连接比较复杂,可靠性差,而且计时时间短,难以满足需要。本设计采用可编程芯片和VHDL语言进行软硬件设计,不但可使硬件大为简化,而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50 MHz,因而计时精度很高。本设计采用逐位设定预置时间,其长时间设定可长达99小时59分59秒。完全可以满足用户的需要,使用也更为方便。 1 系统原理 本定时器的器件为EP1C6Q240C8芯片。该芯片有选位、置位、启动、复位、倒计时等功能,显示采用2个3位LED数码管,
所属分类:
其它
发布日期:2021-01-19
文件大小:351232
提供者:
weixin_38694343
«
1
2
3
4
5
»