点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 7人表决器
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
Verilog实例(经典135例)
很实用的Verilog实例! 目录:王金明:《Verilog HDL程序设计教程》程序例子,带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波
所属分类:
嵌入式
发布日期:2009-09-08
文件大小:130048
提供者:
kevinsjtu
VHDL 7人表决器
这是一个基于VHDL语言的FPGA程序。它的功能就是实现7人表决。如果4人或者4人以上就通过。
所属分类:
硬件开发
发布日期:2009-09-12
文件大小:112640
提供者:
liangan88
EDA实验之7人表决器下载
VHDL语言设计的七人表决器,可下载的SE-5型实验箱上使用。
所属分类:
专业指导
发布日期:2009-12-15
文件大小:39936
提供者:
yinheng1314
基于VHDL的七人表决器的设计
用七个开关作为表决器的7个输入变量,输入变量为逻辑“1”时表示表决者“赞同”;输入变量为逻辑“0”时,表示表决者“不赞同”。输出逻辑“1”时,表示表决“通过”;输出逻辑“0”时,表示表决“不通过”。当表决器的七个输入变量中有4个以上(含4个)为“1”时,则表决器输出为“1”;否则为“0”。
所属分类:
专业指导
发布日期:2010-01-05
文件大小:41984
提供者:
wzl880820
大规模可编程逻辑器件
用七个开关作为表决器的7个输入变量,输入变量为逻辑“1”时表示表决者“赞同”;输入变量为逻辑“0”时,表示表决者“不赞同”。输出逻辑“1”时,表示表决“通过”;输出逻辑“0”时,表示表决“不通过”。当表决器的七个输入变量中有4个以上(含4个)为“1”时,则表决器输出为“1”;否则为“0”。
所属分类:
专业指导
发布日期:2010-01-16
文件大小:4096
提供者:
guangsu886688
用VHDL语言编写的EDA设计程序(实现7人表决器)
用VHDL语言编写的EDA程序,用7个开关显示支持与否的表决器,里面有程序,还有所用芯片FPGA的管脚分配等内容。
所属分类:
硬件开发
发布日期:2010-06-13
文件大小:208896
提供者:
SDU20071801051
verilog HDL经典程序实例135例
Verilog HDL程序设计教程》程序例子,带说明。【例 3.1】4 位全加器 【例 3.2】4 位计数器【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序【例 3.5】“与-或-非”门电路【例 5.1】用 case语句描述的 4 选 1 数据选择器【例 5.2】同步置数、同步清零的计数器【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值【例 5.5】用 begin-end 串行块产生信号波形【例 5.6】用 fork-join 并行块产生信号波形【
所属分类:
嵌入式
发布日期:2010-07-23
文件大小:158720
提供者:
do622
7人抢答器与4人表决器
这是关于verilog语言的两个程序代码,比较简单
所属分类:
专业指导
发布日期:2010-09-09
文件大小:62464
提供者:
feitianjiazi
王金明:《Verilog HDL程序设计教程》135例
【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选
所属分类:
嵌入式
发布日期:2011-02-24
文件大小:130048
提供者:
zhlyz2003
学习VHDL语言的几个实例
键盘 计价器 简单时钟 7人表决器 跑马灯
所属分类:
专业指导
发布日期:2011-02-28
文件大小:5120
提供者:
Qq2Fc
7人表决器的vhdl 语言描述
请注意啦 这是7人表决器的语言描述 慢慢看,体会
所属分类:
数据库
发布日期:2011-04-19
文件大小:871
提供者:
syzcg
单片机用AT89C51 实现7输入表决器
随着计算机技术的发展,单片机的应用领域也越来越广泛,尤其是在工业控制和仪器仪表智能化中扮演着极其重要的角色,单片机全称为“单片微型计算机”,从应用领域来看,单片机主要用于控制,所以又称为“微控制器”。在此次课程——七输入表诀器中,其原理就是由七个人来投票,当同意的票数大于或者等于4人时,则认为同意;反之,当否决的票数大于或者等于4人时,则认为不同意。
所属分类:
其它
发布日期:2011-04-28
文件大小:319488
提供者:
zhangni1
EDA 7人表决器设计
EDA技术是一个很好的用软件实现硬件控制的技术,本资源涉及到7人表决器的设计
所属分类:
专业指导
发布日期:2012-04-24
文件大小:24576
提供者:
wh1249513643
单片机用AT89C51 实现7输入表决器
随着计算机技术的发展,单片机的应用领域也越来越广泛,尤其是在工业控制和仪器仪表智能化中扮演着极其重要的角色,单片机全称为“单片微型计算机”,从应用领域来看,单片机主要用于控制,所以又称为“微控制器”。在此次课程——七输入表诀器中,其原理就是由七个人来投票,当同意的票数大于或者等于4人时,则认为同意;反之,当否决的票数大于或者等于4人时,则认为不同意。实验中用7个拨挡开关来表示7个人,当对应的拨挡开关输入为‘0’时,表示此人同意;否则若拨挡开关输入为‘1’时,则表示此人反对。表决的结果用一个LE
所属分类:
专业指导
发布日期:2014-05-12
文件大小:319488
提供者:
xiahb0
EDA实验七人表决器(代码+连线图)
7人表决器本设计就是利用EDA/SOPC-II+实验箱中的拨挡开关模块和LED模块来实现一个简单的七人表决器的功能。拨挡开关模块中的K1~K7表示七个人,当拨挡开关输入为‘1’时,表示对应的人投同意票,否则当拨挡开关输入为‘0’时,表示对应的人投反对票;LED模块中D1_1表示七人表决的结果,当同意数>3人的时候,D1_1点亮表示一致同意,同时使用试验台的大板数码管显示同意的人数,否则D1_1熄灭表示一致反对
所属分类:
硬件开发
发布日期:2014-11-19
文件大小:499712
提供者:
u012357206
7人表决器+数码管实时显示票数
7人表决器的设计(票数大约4时,黄色灯亮,票数小于4时,红色灯亮;当按下相应的拨码开关时,在数码管上实时显示所按下的通过键的数目)
所属分类:
硬件开发
发布日期:2016-03-22
文件大小:1024
提供者:
u012172539
七人表决器
所谓表决器就是对于一个行为,由多个人投票,如果同意的票数过半,就认为此行为可行;否则如果否决的票数过半,则认为此行为无效。七人表决器顾名思义就是由七个人来投票,当同意的票数大于或者等于4 时,则认为同意;反之,当否决的票数大于或者等于4 时,则认为不同意。实验中用7个拨动开关来表示七个人,当对应的拨动开关输入为‘1’时,表示此人同意;否则若拨动开关输入为‘0’,则表示此人反对。表决的结果用一个LED 表示,若表决的结果为同意,则LED 被点亮;否则,如果表决的结果为反对,则LED 不会被点亮。
所属分类:
其它
发布日期:2018-04-26
文件大小:1024
提供者:
qq_38431575
7人多数表决器.pdf
本资源为基于STC89C51的7人多数表决器设计,设有主持人键以及复位键,具备十秒倒计时显示功能、投票开始于结束提示功能以及投票结果显示功能,文档里面有完整的硬件仿真电路图以及对应的C源码,仅供参考交流。
所属分类:
硬件开发
发布日期:2019-06-24
文件大小:1044480
提供者:
hmq19680517
课程设计题二:7人多数表决器.zip
要求: 1、7人多数表决逻辑:多数通过。 2、在主持人控制下,10秒内表决有效。 3、采用数码管显示表决10秒倒计时。 4、表决结束后用发光二极管及数码管显示表决结果,数码管显示结果:通过、不通过,同意人数。 5、设主持人控制键、复位键。 控制键:启动表决 复位键:系统复位 6、表决开始、结束采用声音提示。
所属分类:
机器学习
发布日期:2019-07-02
文件大小:2097152
提供者:
qq_38351824
7人表决器(VIVADO)
利用VIVADO实现7人表决器 大于4个人输出为1
所属分类:
其它
发布日期:2021-03-15
文件大小:126976
提供者:
weixin_45329944
«
1
2
»